Giáo trình Điện tử cơ bản-lý thuyết và thực hành: Phần 2 - Trường Đại học Thái Bình

Số trang: 74 Loại file: pdf Dung lượng: 1.37 MB Lượt xem: 12 Lượt tải: 0

tailieu_vip

Phí lưu trữ: 1,000 VND

Xem trước 8 trang đầu tiên của tài liệu này:

Thông tin tài liệu:

Tiếp nội dung phần 1, Giáo trình Điện tử cơ bản-lý thuyết và thực hành: Phần 2 được biên soạn gồm các nội dung chính sau: Transistor hiệu ứng trường – FET; Linh kiện có vùng điện trở âm; Mạch khuếch đại thuật toán. Mời các bạn cùng tham khảo!
Nội dung trích xuất từ tài liệu:
Giáo trình Điện tử cơ bản-lý thuyết và thực hành: Phần 2 - Trường Đại học Thái Bình Chương 4 TRANSISTOR HIỆU ỨNG TRƯỜNG MỞ ĐẦU Khác với BJT (cấu tạo bởi 2 lớp tiếp giáp P – N, dùng cả 2 loại hạt dẫn đa số và thiểu số), transistor hiệu ứng trường – FET (field effect transistor) – làm việc theo nguyên lý điều khiển độ dẫn điện của phiến bán dẫn bởi điện trường ngoài và chỉ dùng một loạt hạt dẫn đa số. FET có các tính năng ưu việt hơn: điện trở vào lớn, hệ số khuếch đại cao, ít tiêu thụ năng lượng, thích hợp cho công nghệ vi điện tử… 4.1 KHÁI NIỆM Transistor hiệu ứng trường là linh kiện bán dẫn có tổng trở vào rất lớn, dòng điện ở lối ra được tăng bằng cách tăng điện áp ở lối vào mà không đòi hỏi tăng dòng điện như BJT. Ở loại transistor này điện áp sẽ tạo ra một trường và trường này tạo ra một dòng điện ở lối ra. Có hai loại transistor FET : - JFET (Junction field effect transistor) dùng tiếp giáp N - P. - IGFET (Isolated gate field effect transistor) có cực cửa cách ly, còn có cách gọi theo công nghệ chế tạo là MOSFET (Metal oxide semiconductor field effect transistor) 4.2 JFET 4.2.1. Cấu tạo - Ký hiệu JFET kênh N gồm một thỏi bán dẫn Si loại hình trụ, có điện trở suất khá lớn (mật độ tạp donor thấp), gắn hai sợi kim loại ở đáy trên và đáy dưới. Người ta gọi đáy trên là cực máng D (drain) và đáy dưới là cực nguồn S (Source). Bao quanh thỏi bán dẫn loại N là một lớp bán dẫn loại P gắn với một sợi kim loại dùng làm cực G (Gate). Tiếp giáp N-P này tạo thành một vùng nghèo có điện trở suất khá lớn, phần thể tích còn lại của thỏi Si không bị vùng nghèo chiếm chỗ gọi là kênh dẫn. JFET kênh P dùng thỏi Si hình trụ loại P và lớp bao quanh loại N. 129 D D N P G G P P N N S S FET kênh N FET kênh P Hình 4.1: Cấu tạo JFET kênh N và FET kênh N Ký hiệu: D D G G S JFET N JFET P S Hình 4.2: Ký hiệu JFET kênh N và FET kênh P 4.2.2. Nguyên lý làm việc Hình 4.3 là mạch khuếch đại dùng JFET kênh N. Nguồn VDD qua điện trở thiên áp RD đặt điện áp VDS giữa cực máng và cực nguồn, tạo dòng điện máng ID chạy qua kênh dẫn. Nguồn VGG đặt điện áp VGS giữa cực cửa và cực nguồn, làm cho tiếp giáp N-P (hình thành giữa cửa và kênh dẫn) phân cực ngược, bề dày vùng nghèo tăng lên và tiết diện của kênh dẫn bị thu hẹp. Nếu giữ VDD không đổi, khi tăng VGG vùng nghèo mở rộng, điện trở kênh dẫn tăng do bị thu hẹp và dòng máng ID giảm. Trong khi dòng IG giữa cực G và cực S chỉ là dòng ngược của tiếp giáp N-P và rất nhỏ (≈0) 130 S Hình 4.3: Mạch khuếch đại dùng JFET kênh N Nếu ngoài VGG đặt giữa G và S một tín hiệu xoay chiều vi, thì điện trở kênh dẫn biến đổi và dòng máng cũng biến đổi theo quy luật của vi. Dòng ID tạo một điện áp trên điện trở có cùng dạng với vi nhưng với biên độ lớn hơn, ta nói JFET đã khuếch đại tín hiệu. Tương tự, hình 4.4 là mạch khuếch đại dùng JFET kênh P. Chú ý rằng các cực của nguồn VGG và VDD được đặt ngược lại. Dòng máng được tạo thành bởi các lỗ trống là hạt dẫn đa số của bán dẫn loại P. Hình 4.4: Mạch khuếch đại dùng JFET kênh P 4.2.3. Đặc tuyến. Ta khảo sát sự thay đổi dòng ID theo điện thế VGS và VDS, từ đó đưa ra 2 đặc tuyến của trasistor JFET 131 RD RD JFET N VGG VDD JFET N VGG VDD Hình 4.5: Mạch khảo sát đặc tuyến của JFET kênh N Đặc tuyến truyền đạt ID= f(VGS)VDS = const. Để khảo sát đặc tuyến truyền đạt giữ VDS không đổi, thay đổi VGS và khảo sát sự biến thiên của ID. + Khi VGS = 0V, dòng điện ID lớn nhất, có giá trị bão hòa, ký hiệu IDSS. + VGS càng âm, vùng nghèo càng mở rộng, điện trở kênh dẫn càng tăng, do đó dòng máng ID càng giảm, đến lúc VGS đạt tới giá trị điện áp thắt thì ID=0, gọi là điện thế cắt của JFET, ký hiệu là VP0 ID IDSS VGS VP0 0 Hình 4.6: Đặc tuyến truyền đạt của JFET kênh N - Đặc tuyến ngõ ra ID = f(UDS)UGS = const. Giữ nguyên VGS ở một trị số không đổi nhất định, thay đổi VDS và khảo s ...