Giáo trình Kỹ thuật điện tử (Điện tử cơ bản): Phần 2 - CĐ Kỹ Thuật Cao Thắng

Tiếp nối phần 1, phần 2 của Giáo trình Kỹ thuật điện tử (Điện tử cơ bản) trình bày transistor hiệu ứng trường-fet, mạch khuếch đại thuật toán, thysistor, linh kiện quang. Mời các bạn cùng tham khảo phần 2 của giáo trình.
Nội dung trích xuất từ tài liệu:
Giáo trình Kỹ thuật điện tử (Điện tử cơ bản): Phần 2 - CĐ Kỹ Thuật Cao Thắng Chương 4: Transistor hiệu ứng trường - FET CHƯƠNG 4 TRANSISTOR HIỆU ỨNG TRƯỜNG – FET 4.1. KHÁI NIỆM Transistor hiệu ứng trường - FET (Field Effect Transistor) là một dạng linh kiện bán dẫn tích cực. Khác với BJT là loại linh kiện được điều khiển bằng dòng điện, FET là linh kiện được điều khiển bằng điện áp. FET có ba chân cực là cực nguồn (S-Source), cực cổng (G- Gate) và cực máng (D- Drain). FET có các ưu điểm nổi bật sau đây:  FET có trở kháng vào rất cao.  Nhiễu trong FET ít hơn nhiều so với BJT.  FET không bù điện áp tại dòng I = 0, do đó nó là linh kiện chuyển mạch tuyệt vời.  FET có độ ổn định về nhiệt cao.  FET có tần số làm việc cao.  Kích thước của FET nhỏ hơn của BJT nên có nhiều ưu điểm trong vi mạch. Tuy nhiên, nhược điểm chính là hệ số khuếch đại điện áp của FET thấp hơn nhiều so với BJT 4.2. TRANSISTOR HIỆU ỨNG TRƯỜNG LOẠI MỐI NỐI – JFET (JUNCTION FET) 4.2.1. Cấu tạo JFET là loại linh kiện bán dẫn tích cực, có 3 cực, có hai loại là JFET kênh N và JFET kênh P, cấu tạo của JFET được trình bày trong hình 4.1. Drain(D) Drain(D) kênh n kênh p p n p n p n Gate(G) Gate(G) Source(S) Source(S) (a) Cấu tạo của JFET kênh N và kênh P D D G G S S Kênh N Kênh P (b) Kí hiệu của JFET kênh N và kênh P (c) Hình dạng Hình 4.1. Cấu tạo, kí hiệu và hình dạng của JFET kênh N và JFET kênh P 4.2.2. Nguyên lý hoạt động và đặc tuyến Volt-Ampe Để JFET hoạt động thì ta cần phân cực hai mối nối D-S và G-S. Trang 97 Chương 4: Transistor hiệu ứng trường - FET 4.2.2.1. Xét trường hợp VGS = 0 (ngắn mạch G-S), VDS>0: Hình 4.2. Mạch phân cực cho JFET kênh N với VGS = 0. Với chiều điện áp VDD phân cực như hình 4.2, các điện tử sẽ di chuyển từ cực nguồn S đến cực máng D và bị hút về phía cực dương của nguồn VDD tạo nên dòng điện ID ngược chiều với chiều chuyển động của hạt dẫn. Dòng điện này chạy vào cực D chạy dọc theo kênh dẫn và chạy ra khỏi cực S nên ta luôn có: ID = IS (4.1) Vì mối nối P-N giữa cực G và cực D luôn được phân cực ngược nên ta có IG ≈ 0 (4.2) Hai biểu thức (4.1) và (4.2) là luôn đúng với mọi trường hợp phân cực của cả hai loại JFET kênh N và kênh P. Cụ thể hơn, khi cố định VGS= 0 (VG = VS) và điện áp VDS tăng từ 0(V) đến vài (V), tương đương với điện áp phân cực ngược cho mối nối P-N tăng lên. Dòng điện ID sẽ tăng và xác định theo định luật Ohm với VDS. Khi VDS tăng lớn hơn thì bề rộng miền nghèo tăng lên, tiết diện kênh dẫn giảm dần. Khi VDS đạt giá trị Vp (pinch off) thì vùng nghèo phình to chạm nhau tại một điểm và hiện tượng thắt kênh xảy ra như hình 4.4. Trong vùng này quan hệ ID và VDS tuân theo định luật Ohm, kênh dẫn đóng vai trò như một điện trở nên còn gọi là vùng điện trở (Ohmic) được thể hiện bằng đoạn OA trên hình 4.3. điểm đánh thủng C ID điểm thắt kênh A các mức bão hòa B IDSS VGS=0 điện trở kênh dẫn VDS 0 VP Hình 4.3. Đặc tuyến ngõ ra của JFET kênh N khi VGS= 0 và thay đổi VDS> 0 Trang 98 Chương 4: Transistor hiệu ứng trường - FET Hình 4.4. Hiện tượng thắt kênh dẫn. Khi VDS tăng vượt qua giá trị của VP, điện áp phân cực ngược tăng nên điểm thắt sẽ lan rộng ra về phía cực S. Bề rộng vùng ngèo giảm nhưng lực hút hạt dẫn từ nguồn VDD tăng tạo nên một vùng đặc biệt có dòng ID không đổi được gọi là vùng thắt kênh hay vùng bão hòa, tương đương với đoạn AB trên hình 4.3. Do đó có thể nói khi điện áp VDS> VP thì JFET có đặc tính như một là nguồn dòng ID = IDSS có giá trị không phụ thuộc vào VDS, còn giá trị điện áp VDS phụ thuộc vào tải. Nếu VDS tiếp tục quá lớn thì mối nối P-N của JFET sẽ bị đánh thủng, dòng điện ID tăng vọt được thể hiện bằng đoạn BC trên hình 4.3. Kí hiệu IDSS chính là dòng điện cực máng (ID) cực đại trong trường hợp ngắn mạch G-S và VDS>VP. Kí hiệu Vp (pinch off voltage) là điện áp tại đó bắt đầu xảy ra hiện tượng thắt kênh, còn gọi là điện áp thắt kênh hay điện áp nghẽn kênh. 4.2.2.2. Xét trường hợp VGS < 0, VDS > 0: Khi phân cực VGS âm thì điện áp phân cực ngược mối nối P-N của JFET tăng hơn so với trường hợp VGS= 0. Vì thế hiện tượng thắt kênh sẽ xảy ra sớm hơn khi VDS= Vp + VGS, thay vì VDS= VP như khi phân cực VGS= 0, điện trở kênh dẫn tăng hơn nên giá trị dòng ID bão hòa sẽ giảm dần và hiện tượng đánh thủng cũng xảy ra sớm hơn. Nếu tiếp tục giảm VGS âm dần thì dòng ID bão hòa giảm dần. Khi VGS= -Vp thì dòng máng ID giảm xuống bằng 0 do lúc này vùng nghèo mở rộng và hoàn toàn choán hết chỗ của kênh dẫn. Đặc tuyến truyền đạt và đặc tuyến ngõ ra của JFET được trình bày trong hình 4.5. ...