Giáo trình Kỹ thuật xung – số (Nghề: Kỹ thuật sửa chữa, lắp ráp máy tính - Cao đẳng): Phần 2 - Trường Cao đẳng Cơ điện Xây dựng Việt Xô

Giáo trình Kỹ thuật xung – số (Nghề: Kỹ thuật sửa chữa, lắp ráp máy tính - Cao đẳng) được biên soạn nhằm đáp ứng nhu cầu tiếp cận kỹ thuật hiện đại và được biên soạn theo chương trình khung của Bộ lao động thương binh xã hội. Giáo trình kết cấu gồm 9 bài và chia thành 2 phần, phần 2 trình bày những nội dung về: mạch dồn kênh, phân kênh; Flíp - Flop; mạch đếm; mạch ghi; bộ nhớ ROM-RAM; mạch chuyển đổi A/D, D/A;... Mời các bạn cùng tham khảo!
Nội dung trích xuất từ tài liệu:
Giáo trình Kỹ thuật xung – số (Nghề: Kỹ thuật sửa chữa, lắp ráp máy tính - Cao đẳng): Phần 2 - Trường Cao đẳng Cơ điện Xây dựng Việt Xô 60 Bài 4: Mạch dồn kênh, phân kênh Mạch đồn kênh và phân kênh là các mạch logic tổ hợp đóng vai trò quan trọng trong các thiết bị điện tử số cũng như các mạch điều khiển. Trong các thiết bị này thường có rất nhiều các đầu vào dự liệu, trong quá tình làm việc tuy theo yêu cầu và chế độ làm việc khác nhau phải lựa chọn đường dự liệu cần thiết để xử lý,đồng thời có những chế độ làm việc mà thiết bị phải đưa từ 1 nhuồn dữ liệu vào các địa chỉ khác nhau. Mục tiêu: - Trình bày được những kiến thức cơ bản của mạch dồn kênh, phân kênh; - Vẽ và giải thích được sơ đồ cấu trúc của mạch dồn kênh, phân kênh; - Thiết kế được các mạch dồn kênh, phân kênh đơn giản; - Lựa chọn, kiểm tra linh kiện và lắp ráp được các mạch ứng dụng hoạt động theo đúng yêu cầu; - Rèn luyện ý thức, tác phong làm vi8eecj nghiêm túc, khoa học, ý thức an toàn lao động. Nội dung: 1. Mạch dồn kênh. 1.1. Khái quát chung: 1.1.1. Khái Niệm: Mạch dồn kênh là một mạch logic tổ hợp có chức năng lựa chọn 1 trong các kênh dữ liệu đầu vào để đưa ra đầu ra duy nhất. Mạch dồn kênh được sử dụng rộng rãi trong các thiết bị điện tử số như Máy tính, điện thoại, máy thu hình số, các hệ thống tự động điều khiển …vvv.Sơ đồ khối của mạch dồn kênh được mô tả như sau: 1.1.2. Sơ đồ cấu trúc: ĐK D0 D1 MẠCH DỒN Di KÊNH F Dn-1 A0 Ai Ak-1 60 61 Trong đó: - D0 ÷ Dn-1 Là các đường dữ liệu đầu vào - F là đầu lấy ra dự liệu - A0 ÷ Ak-1 Là các đường đầu vào điều khiển - ĐK : Đầu vào điều kiện cho phép hoặc không cho phép mạch dồn kênh làm việc. Đầu vào điều kiện có 2 mức logic, nếu lựa chọn phương pháp điều khiển tích cực thì: + ĐK = 0 là chế độ không cho phép mạch làm việc, khi đó đầu ra không kết nối với bất kỳ đầu vào nào. + ĐK = 1 cho phép mạch làm việc 1.1.3. Nguyên lý làm việc: Nguyên lý làm việc của mạch dồn kênh như sau: Ứng với mỗi trạng thái logic được sử dụng của các đầu vào điều khiển thì đầu ra sẽ được kết nối với 1 trong các đầu vào. Số lượng các đầu vào điều khiển phải thỏa mãn theo yên cầu sau: 2k ≥ n, trong đó: - k: Là số lượng các đầu vào điều khiển, 2k là số các trạng thái logic tối đa của các đầu vào điều khiển - n là số lượng các đầu vào dữ liệu. 1.2. Thiết kế mạch dồn kênh; 1.2.1. Mạch dồn kênh 4/1 Mạch dồn kênh 4/1 là mạch dồn kênh với 4 đầu vào dữ liệu vì vậy ta lựa chọn số lượng đầu vào điều khiển k = 2 ( 2k = 4) a. Sơ đồ cấu trúc của mạch như sau: ĐK D0 D1 MẠCH DỒN KÊNH F D2 4/1 D3 A0 A1 61 62 b. Lập bảng trạng thái: Với 2 đầu vào điều khiển ta có 4 trạng thái logic điều khiển là 00, 01,10,11 lần lượt để điều khiển kết nối các đầu vào đữ liệu từ D 0 đến D3. Đầu vào điều kiện chọn phương pháp điều khiển tích cực ( ĐK =1 là mức điều khiển cho phép mạch làm việc). Với việc lựa chọn như trên ta có bảng trạng thái như sau: ĐK A0 A1 F 1 0 0 D0 1 0 1 D1 1 1 0 D2 1 1 1 D3 c. Phương trình logic hàm đầu ra: F = ĐK(A0A1D0 + A0A1D1 + A0A1D2 + A0A1D3) d. Mạch logic tổ hợp: Từ phương trình logic hàm đầu ra ta vẽ được mạch logic tổ hợp như sau: ĐK D0 D1 F D2 D3 A0 A1 62 63 1.2.2. Mạch dồn kênh 8/1: Mạch dồn kênh 8/1 gồm có 8 đầu vào dữ liệu (n=8) như vậu số lượng đầu vào điều khiển k = 3. a, Sơ đồ cấu trúc: ĐK D0 D1 D2 MẠCH D3 DỒN D4 KÊNH F D5 8/1 D6 D7 A0 A1 A2 b. Bảng trạng thái: Với 3 đầu vào điều khiển ta có 8 trạng thái logic của các đầu vào điều khiển là : 000, 001, 010, 011, 100, 101, 110, 111. Được sư rdungj để điều khiển việc kết nối lần lượt các đầu vào dữ liệu từ D0 đến D7 với đầu ra vì vậy ta lập được bảng trạng thái như sau: ĐK A0 A1 A2 F 1 0 0 0 D0 1 0 0 1 D1 1 0 1 0 D2 1 0 1 1 D3 1 1 0 0 D4 1 1 0 1 D5 1 1 1 0 D6 1 1 1 1 D7 c. Phương trình logic hàm đầu ra: Từ bảng trạng thái trên ta có phương trình logic hàm đầu ra như sau: 63 64 F = ĐK( A0A1A2D0 + A0A1A2 D1+ A0A1A2 D2+ A0A1A2D3 + A0A1A2D4 + A0A1A2D5 + A0A1A2 D6+ A0A1A2 D7). Từ ph ...