Giáo trình Kỹ thuật xung - số (Nghề: Điện công nghiệp - Cao đẳng): Phần 2 - Trường Cao đẳng Cơ điện Xây dựng Việt Xô

Giáo trình Kỹ thuật xung - số (Nghề: Điện công nghiệp - Cao đẳng) được biên soạn nhằm đáp ứng nhu cầu tiếp cận kỹ thuật hiện đại và được biên soạn theo chương trình khung của Bộ lao động thương binh xã hội. Giáo trình kết cấu gồm 9 bài và chia thành 2 phần, phần 2 trình bày những nội dung về: mạch dồn kênh, phân kênh; FLIP- FLOP; mạch đếm; mạch ghi; bộ nhớ; mạch biến đổi D/A, A/D;... Mời các bạn cùng tham khảo!
Nội dung trích xuất từ tài liệu:
Giáo trình Kỹ thuật xung - số (Nghề: Điện công nghiệp - Cao đẳng): Phần 2 - Trường Cao đẳng Cơ điện Xây dựng Việt Xô 58 Bài 4:MẠCH DỒN KÊNH, PHÂN KÊNH Mã bài MĐ19.4Giới thiệu Mạch đồn kênh và phân kênh là các mạch logic tổ hợp đóng vai trò quantrọng trong các thiết bị điện tử số cũng như các mạch điều khiển. Trong các thiếtbị này thường có rất nhiều các đầu vào dự liệu, trong quá tình làm việc tuy theoyêu cầu và chế độ làm việc khác nhau phải lựa chọn đường dự liệu cần thiết đểxử lý,đồng thời có những chế độ làm việc mà thiết bị phải đưa từ 1 nhuồn dữliệu vào các địa chỉ khác nhau.Mục tiêu:- Trình bày được những kiến thức cơ bản của mạch dồn kênh, phân kênh;- Vẽ và giải thích được sơ đồ cấu trúc của mạch dồn kênh, phân kênh;- Thiết kế được các mạch dồn kênh, phân kênh đơn giản;- Lựa chọn, kiểm tra linh kiện và lắp ráp được các mạch ứng dụng hoạt độngtheo đúng yêu cầu;- Rèn luyện ý thức, tác phong làm việc nghiêm túc, khoa học, ý thức an toàn laođộng.Nội dung:1. Mạch dồn kênh.1.1. Khái quát chung:1.1.1. Khái Niệm: Mạch dồn kênh là một mạch logic tổ hợp có chức năng lựa chọn 1 trongcác kênh dữ liệu đầu vào để đưa ra đầu ra duy nhất. Mạch dồn kênh được sửdụng rộng rãi trong các thiết bị điện tử số như Máy tính, điện thoại, máy thuhình số, các hệ thống tự động điều khiển …vvv.Sơ đồ khối của mạch dồn kênhđược mô tả như sau:1.1.2. Sơ đồ cấu trúc: ĐK D0 D1 MẠCH DỒN Di KÊNH F Dn-1 Hình 4-01: Sơ đồ khối mạch dồn kênh A0 Ai Ak-1 58 59 Trong đó: - D0 ÷ Dn-1 Là các đường dữ liệu đầu vào - F là đầu lấy ra dự liệu - A0 ÷ Ak-1 Là các đường đầu vào điều khiển - ĐK : Đầu vào điều kiện cho phép hoặc không cho phép mạch dồn kênh làm việc. Đầu vào điều kiện có 2 mức logic, nếu lựa chọn phương pháp điều khiển tích cực thì: + ĐK = 0 là chế độ không cho phép mạch làm việc, khi đó đầu ra không kết nối với bất kỳ đầu vào nào. + ĐK = 1 cho phép mạch làm việc1.1.3. Nguyên lý làm việc: Nguyên lý làm việc của mạch dồn kênh như sau: Ứng với mỗi trạng tháilogic được sử dụng của các đầu vào điều khiển thì đầu ra sẽ được kết nối với 1trong các đầu vào. Số lượng các đầu vào điều khiển phải thỏa mãn theo yên cầusau: 2k ≥ n, trong đó: - k: Là số lượng các đầu vào điều khiển, 2k là số các trạng thái logic tối đa của các đầu vào điều khiển - n là số lượng các đầu vào dữ liệu.1.2. Thiết kế mạch dồn kênh;1.2.1. Mạch dồn kênh 4/1 Mạch dồn kênh 4/1 là mạch dồn kênh với 4 đầu vào dữ liệu vì vậy ta lựachọn số lượng đầu vào điều khiển k = 2 ( 2k = 4)a. Sơ đồ cấu trúc của mạch như sau: ĐK D0 D1 MẠCH DỒN KÊNH F D2 4/1 D3 Hình 4-02: Sơ đồ khối mạch dồn Kênh 4/1b. Lập bảng trạng thái: Với 2 đầu vào điều khiểnAta có A4 trạng thái logic điều khiển là 00, 0 101,10,11 lần lượt để điều khiển kết nối các đầu vào đữ liệu từ D0 đến D3. Đầuvào điều kiện chọn phương pháp điều khiển tích cực ( ĐK =1 là mức điều khiển 59 60cho phép mạch làm việc). Với việc lựa chọn như trên ta có bảng trạng thái nhưsau: ĐK A0 A1 F 1 0 0 D0 1 0 1 D1 1 1 0 D2 1 1 1 D3c. Phương trình logic hàm đầu ra: F = ĐK(A0A1D0 + A0A1D1 + A0A1D2 + A0A1D3)d. Mạch logic tổ hợp: Từ phương trình logic hàm đầu ra ta vẽ được mạch logic tổ hợp như sau: ĐK D0 D1 F D2 D3 A0 A1 Hình 4-03: Sơ đồ mạch logic tổ hợp mạch dồn kênh 4/11.2.2. Mạch dồn kênh 8/1: Mạch dồn kênh 8/1 gồm có 8 đầu vào dữ liệu (n=8) như vậu số lượng đầuvào điều khiển k = 3.a, Sơ đồ cấu trúc: 60 61 ĐK D0 D1 ...