Giáo trình Mạch điện tử part 5

Chương 6: Các dạng liên kết của BJT và FET-Tổng trở vào của tầng thứ 2: Zi2 = RG2 - Ðộ lợi của toàn mạch: AvT = Av1.Av2 với Av1 = -gm1(RD1 //Zi2) = -gm1(RD1 //RG2) thường RG2 RD1 ⇒ Av1 ≠ -gm1RD1 (6.3) và Av2 = -gm2RD2 nên AvT = Av1.Av2 AvT = gm1gm2RD1RD2 (6.4) - Tổng trở vào của hệ thống: Zi = Zi1 = RG1 - Tổng trở ra của hệ thống: Z0 = Z02 = RD2 Về mặt phân cực, do 2 mạch liên lạc với nhau bằng tụ điện nên việc phân giải giống như...
Nội dung trích xuất từ tài liệu:
Giáo trình Mạch điện tử part 5Chương 6: Các dạng liên kết của BJT và FET -Tổng trở vào của tầng thứ 2: Zi2 = RG2 - Ðộ lợi của toàn mạch: AvT = Av1.Av2 với Av1 = -gm1(RD1 //Zi2) = -gm1(RD1 //RG2) thường RG2 >>RD1 ⇒ Av1 ≠ -gm1RD1 (6.3) và Av2 = -gm2RD2 nên AvT = Av1.Av2 AvT = gm1gm2RD1RD2 (6.4) - Tổng trở vào của hệ thống: Zi = Zi1 = RG1 - Tổng trở ra của hệ thống: Z0 = Z02 = RD2 Về mặt phân cực, do 2 mạch liên lạc với nhau bằng tụ điện nên việc phângiải giống như sự phân giải ở mỗi tầng riêng lẻ. Hình 6.3 là mạch cascade dùng BJT. Cũng như ở FET, mục đích của mạch này là để gia tăng độ lợi điện thế. - Ðộ lợi điện thế của hệ thống:Trương Văn Tám VI-2 Mạch Điện TửChương 6: Các dạng liên kết của BJT và FET - Tổng trở vào của toàn mạch: Zi = Zi1= R1 //R2 //β1re1 (6.7) - Tổng trở ra của toàn mạch: Z0 = Z02 = RC2 (6.8) Hình 6.4 là mạch kết hợp giữa FET và BJT . Mạch này, ngoài mục đích gia tăng độkhuếch đại điện thế còn được tổng trở vào lớn. . AvT = Av1. Av2 Với Av1 = -gm(RD //Zi2) (6.9) Trong đó Zi2 = R1 //R2 //βre . Zi = RG (rất lớn) . Z 0 = RC 6.1.2 Liên lạc cascade trực tiếp: Ðây cũng là một dạng liên kết liên tiếp khá phổ biến trong các mạch khuếch đại nhấtlà trong kỹ thuật chế tạo vi mạch. Hình 6.5 mô tả một mạch khuếch đại hai tầng liên lạc trựctiếp dùng BJT.Trương Văn Tám VI-3 Mạch Điện TửChương 6: Các dạng liên kết của BJT và FET Ta thấy mạch liên lạc trực tiếp có các lợi điểm: - Tránh được ảnh hưởng của các tụ liên lạc ở tần số thấp, do đó tần số giảm 3dB ởcận dưới có thể xuống rất thấp. - Tránh được sự cồng kềnh cho mạch. - Ðiện thế tĩnh ra của tầng đầu cung cấp điện thế tĩnh cho tầng sau. Tuy thế, mạch cũng vấp phải một vài khuyết điểm nhỏ: - Sự trôi dạt điểm tĩnh điều hành của tầng thứ nhất sẽ ảnh hưởng đến phân cực củatầng thứ hai. - Nguồn điện thế phân cực thường có trị số lớn nếu ta dùng cùng một loại BJT, vấnđề chính của loại liên lạc trực tiếp là ổn định sự phân cực. Cách tính phân cực thường đượcáp dụng trên toàn bộ mạch mà không thể tính riêng từng tầng. Thí dụ như ở hình 6.5 ta có: Phân cực:Trương Văn Tám VI-4 Mạch Điện TửChương 6: Các dạng liên kết của BJT và FET Thông số mạch khuếch đại: Mạch phân cực như trên tuy đơn giản nhưng ít được dùng do không ổn định (sự trôidạt điểm điều hành của Q1 ảnh hưởng đến phân cực của Q2), do đó trong các mạch liên lạctrực tiếp người ta thường dùng kỹ thuật hồi tiếp một chiều như hình 6.6 Mạch tương đương Thevenin ngõ vào được vẽ ở hình 6.7. Ta có:Trương Văn Tám VI-5 Mạch Điện TửChương 6: Các dạng liên kết của BJT và FET Thường ta chọn số hạng đầu lớn để VE2 ổn định, từ đó VCE1, IC1, IC2 cũng ổn định. Ðểthấy rõ sự ổn định này ta để ý: Dòng điện này độc lập đối với β2 và có thể xem như độc lập đối với β1 nếu ta chọn: thay đổi theo nhiệt độ và dòng IC2, nhưng ảnh hưởng này sẽ đượcgiảm thiểu nếu ta chọn Về thông số của mạch khuếch đại cách tính cũng như mạch trước. Liên lạc trực tiếp dùng FET: Ở MOSFET loại tăng (E-MOSFET), do cực cổng cách điện hẳn với cực nguồn vàcực thoát nên rất thuận tiện trong việc ghép trực tiếp. Cách tính phân cực giống như một tầng riêng lẻ.Trương Văn Tám VI-6 Mạch Điện TửChương 6: Các dạng liên kết của BJT và FET VGS1 =VDS1 = VGS2 AvT = (gmRD)2 Tầng khuếch đại cực nguồn chung và thoát chung cũng thuận tiện trong cách ghéptrực tiếp. Ðiện thế VGS của Q2 tùy thuộc vào RD, RS1 và RS2. Trong 2 cách ghép trên, FET chỉ hoạt động tốt khi 2 FET hoàn toàn giống hệt nhau.Thực tế, khi 2 FET không đồng nhất, sự trôi dạt điểm điều hành của tầng trước được tầngsau khuếch đại khiến cho tầng cuối cùng hoạt động trong vùng không thuận lợi. Ðể khắcphục người ta cũng dùng kỹ thuật hồi tiếp để ổn định phân cực như hình 6.10. Giả sử điện thế cực thoát của Q1 lớn hơn bình thường, lượng sai biệt này sẽ đượckhuếch đại bởi Q2 và Q3 và do đó điện thế tại cực cổng của Q1 lớn hơn. Ðiều này làm cho Q1dẫn điện mạnh hơn, kéo điện thế ở cực thoát giảm xuống. Tuy nhiên, RG cũng tạo ra một vấn đề mới. Nếu gọi AvT là độ lợi của toàn mạch thì: v0 = -|AvT|.vi Nên điện thế ngang qua RG là: ...