Giáo trình phân tích khả năng ứng dụng nguyên lý cấu tạo của hệ thống mạch từ p5
Số trang: 10
Loại file: pdf
Dung lượng: 234.04 KB
Lượt xem: 13
Lượt tải: 0
Xem trước 2 trang đầu tiên của tài liệu này:
Thông tin tài liệu:
Tham khảo tài liệu 'giáo trình phân tích khả năng ứng dụng nguyên lý cấu tạo của hệ thống mạch từ p5', công nghệ thông tin, đồ họa - thiết kế - flash phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả
Nội dung trích xuất từ tài liệu:
Giáo trình phân tích khả năng ứng dụng nguyên lý cấu tạo của hệ thống mạch từ p5 . B¸o c¸o tèt nghiÖp NguyÔn Duy Hoµng Ñònh nghóa veà ngaên xeáp logic (logic stack): S0 Stack 0 – bit ñaàu tieân hay bit treân cuøng cuûa ngaên xeáp S1 Stack 1 – Bit thöù hai cuûa ngaên xeáp S2 Stack 2 – Bit thöù ba cuûa ngaên xeáp S3 Stack 3 – Bit thöù tö cuûa ngaên xeáp S4 Stack 4 – Bit thöù naêm cuûa ngaên xeáp S5 Stack 5 – Bit thöù saùu cuûa ngaên xeáp S6 Stack 6 – Bit thöù baûy cuûa ngaên xeáp S7 Stack 7 – Bit thöù taùm cuûa ngaên xeáp S8 Stack 8 – Bit thöù chín cuûa ngaên xeáp Ñeå taïo ra moät chöông trình daïng STL, ngöôøi laäp trình caàn phaûi hieåu roõ phöông thöùc söû duïng 9 bit cuûa ngaên xeáp logic cuûa S7 – 200. Ngaên xeáp logic laø moät khoái goàm 9 bit choàng leân nhau. Taát caû caùc thuaät toaùn lieân quan ñeán ngaên xeáp ñeàu chæ laøm vieäc vôùi bit ñaàu tieân hoaëc vôùi bit ñaàu tieân vaø bit thöù hai cuûa ngaên xeáp. Giaù trò logic môùi ñeàu coù theå ñöôïc göûi (hoaëc ñöôïc noái theâm) vaøo ngaên xeáp. Khi phoái hôïp hai bit ñaàu tieân cuûa ngaên xeáp, thì ngaên xeáp seõ ñöôïc keùo leân moät bit. Ví duï veà Ladder Logic vaø Statement List: LAD STL LD I0.0 I0.0 Q1.0 = Q1.0 ──┤├───( ) Heä leänh cuûa S7 – 200: ñöôïc chia laøm ba nhoùm - Caùc leänh maø khi thöïc hieän thì laøm vieäc ñoäc laäp khoâng phuï thuoäc vaøo giaù trò logic cuûa ngaên xeáp. - Caùc leänh chæ thöïc hieän khi bit ñaàu tieân cuûa ngaên xeáp coù giaù trò logic baèng 1. - Caùc nhaõn leänh ñaùnh daáu trong vò trí taäp leänh. Tr−êng §H N«ng nghiÖp I T§H K46 - Khoa C¬ §iÖn - 41 - . B¸o c¸o tèt nghiÖp NguyÔn Duy Hoµng 3.2.2. Caùc toaùn haïng giôùi haïn cho pheùp cuûa CPU 224 Phöông phaùp truy nhaäp Giôùi haïn cho pheùp cuûa toaùn haïng cuûa CPU 224 V (0.0 ñeán 4095.7) Truy nhaäp theo bit I (0.0 ñeán 7.7) (ñòa chæ byte, chæ soá bit) Q (0.0 ñeán 7.7) M (0.0 ñeán 31.7) SM (0.0 ñeán 85.7) T (0 ñeán 7.7) C (0.0 ñeán 7.7) VB (0 ñeán 4095) Truy nhaäp theo byte IB (0 ñeán 7) MB (0 ñeán 31) SMB (0 ñeán 85) AC (0 ñeán 3) Haèng soá VW (0 ñeán 4094) Truy nhaäp theo töø ñôn (word) T (0 ñeán 127) (ñòa chæ byte cao) C (0 ñeán 127) IW (0 ñeán 6) QW (0 ñeán 6) MW (0 ñeán 30) SMW (0 ñeán 84) AC (0 ñeán 3) AIW (0 ñeán 30) AQW (0 ñeán 30) Haèng soá VD (0 ñeán 4092) Thuy nhaäp theo töø keùp ID (0 ñeán 4) (ñòa chæ byte cao) QD (0 ñeán 4) MD (0 ñeán 28) SMD (0 ñeán 82) AC (0 ñeán 3) HC (0 ñeán 2) Haèng soá Tr−êng §H N«ng nghiÖp I T§H K46 - Khoa C¬ §iÖn - 42 - . B¸o c¸o tèt nghiÖp NguyÔn Duy Hoµng 3.2.3. Moät soá leänh cô baûn: + Leänh vaøo/ra: - LOAD (LD): Leänh LD naïp giaù trò logic cuûa moät tieáp ñieåm vaøo trong bit ñaàu tieân cuûa ngaên xeáp, caùc giaù trò coøn laïi trong ngaên xeáp bò ñaåy luøi xuoáng moät bit. - LOAD NOT (LDN): Leänh LD naïp giaù trò logic cuûa moät tieáp ñieåm vaøo trong bit ñaàu tieân cuûa ngaên xeáp, caùc giaù trò coøn laïi trong ngaên xeáp bò ñaåy luøi xuoáng moät bit. Tröôùc LD Sau Tröôùc LDN Sau ~m C0 m C0 C1 C0 C1 C0 C2 C1 C2 ...
Nội dung trích xuất từ tài liệu:
Giáo trình phân tích khả năng ứng dụng nguyên lý cấu tạo của hệ thống mạch từ p5 . B¸o c¸o tèt nghiÖp NguyÔn Duy Hoµng Ñònh nghóa veà ngaên xeáp logic (logic stack): S0 Stack 0 – bit ñaàu tieân hay bit treân cuøng cuûa ngaên xeáp S1 Stack 1 – Bit thöù hai cuûa ngaên xeáp S2 Stack 2 – Bit thöù ba cuûa ngaên xeáp S3 Stack 3 – Bit thöù tö cuûa ngaên xeáp S4 Stack 4 – Bit thöù naêm cuûa ngaên xeáp S5 Stack 5 – Bit thöù saùu cuûa ngaên xeáp S6 Stack 6 – Bit thöù baûy cuûa ngaên xeáp S7 Stack 7 – Bit thöù taùm cuûa ngaên xeáp S8 Stack 8 – Bit thöù chín cuûa ngaên xeáp Ñeå taïo ra moät chöông trình daïng STL, ngöôøi laäp trình caàn phaûi hieåu roõ phöông thöùc söû duïng 9 bit cuûa ngaên xeáp logic cuûa S7 – 200. Ngaên xeáp logic laø moät khoái goàm 9 bit choàng leân nhau. Taát caû caùc thuaät toaùn lieân quan ñeán ngaên xeáp ñeàu chæ laøm vieäc vôùi bit ñaàu tieân hoaëc vôùi bit ñaàu tieân vaø bit thöù hai cuûa ngaên xeáp. Giaù trò logic môùi ñeàu coù theå ñöôïc göûi (hoaëc ñöôïc noái theâm) vaøo ngaên xeáp. Khi phoái hôïp hai bit ñaàu tieân cuûa ngaên xeáp, thì ngaên xeáp seõ ñöôïc keùo leân moät bit. Ví duï veà Ladder Logic vaø Statement List: LAD STL LD I0.0 I0.0 Q1.0 = Q1.0 ──┤├───( ) Heä leänh cuûa S7 – 200: ñöôïc chia laøm ba nhoùm - Caùc leänh maø khi thöïc hieän thì laøm vieäc ñoäc laäp khoâng phuï thuoäc vaøo giaù trò logic cuûa ngaên xeáp. - Caùc leänh chæ thöïc hieän khi bit ñaàu tieân cuûa ngaên xeáp coù giaù trò logic baèng 1. - Caùc nhaõn leänh ñaùnh daáu trong vò trí taäp leänh. Tr−êng §H N«ng nghiÖp I T§H K46 - Khoa C¬ §iÖn - 41 - . B¸o c¸o tèt nghiÖp NguyÔn Duy Hoµng 3.2.2. Caùc toaùn haïng giôùi haïn cho pheùp cuûa CPU 224 Phöông phaùp truy nhaäp Giôùi haïn cho pheùp cuûa toaùn haïng cuûa CPU 224 V (0.0 ñeán 4095.7) Truy nhaäp theo bit I (0.0 ñeán 7.7) (ñòa chæ byte, chæ soá bit) Q (0.0 ñeán 7.7) M (0.0 ñeán 31.7) SM (0.0 ñeán 85.7) T (0 ñeán 7.7) C (0.0 ñeán 7.7) VB (0 ñeán 4095) Truy nhaäp theo byte IB (0 ñeán 7) MB (0 ñeán 31) SMB (0 ñeán 85) AC (0 ñeán 3) Haèng soá VW (0 ñeán 4094) Truy nhaäp theo töø ñôn (word) T (0 ñeán 127) (ñòa chæ byte cao) C (0 ñeán 127) IW (0 ñeán 6) QW (0 ñeán 6) MW (0 ñeán 30) SMW (0 ñeán 84) AC (0 ñeán 3) AIW (0 ñeán 30) AQW (0 ñeán 30) Haèng soá VD (0 ñeán 4092) Thuy nhaäp theo töø keùp ID (0 ñeán 4) (ñòa chæ byte cao) QD (0 ñeán 4) MD (0 ñeán 28) SMD (0 ñeán 82) AC (0 ñeán 3) HC (0 ñeán 2) Haèng soá Tr−êng §H N«ng nghiÖp I T§H K46 - Khoa C¬ §iÖn - 42 - . B¸o c¸o tèt nghiÖp NguyÔn Duy Hoµng 3.2.3. Moät soá leänh cô baûn: + Leänh vaøo/ra: - LOAD (LD): Leänh LD naïp giaù trò logic cuûa moät tieáp ñieåm vaøo trong bit ñaàu tieân cuûa ngaên xeáp, caùc giaù trò coøn laïi trong ngaên xeáp bò ñaåy luøi xuoáng moät bit. - LOAD NOT (LDN): Leänh LD naïp giaù trò logic cuûa moät tieáp ñieåm vaøo trong bit ñaàu tieân cuûa ngaên xeáp, caùc giaù trò coøn laïi trong ngaên xeáp bò ñaåy luøi xuoáng moät bit. Tröôùc LD Sau Tröôùc LDN Sau ~m C0 m C0 C1 C0 C1 C0 C2 C1 C2 ...
Tìm kiếm theo từ khóa liên quan:
giáo trình đại học tài liệu mạng giáo trình cơ điện giáo trình thiết kế tài liệu kế toánGợi ý tài liệu liên quan:
-
Giáo trình phân tích một số loại nghiệp vụ mới trong kinh doanh ngân hàng quản lý ngân quỹ p5
7 trang 470 0 0 -
MARKETING VÀ QUÁ TRÌNH KIỂM TRA THỰC HIỆN MARKETING
6 trang 295 0 0 -
122 trang 211 0 0
-
QUY CHẾ THU THẬP, CẬP NHẬT SỬ DỤNG CƠ SỞ DỮ LIỆU DANH MỤC HÀNG HÓA BIỂU THUẾ
15 trang 199 1 0 -
BÀI GIẢNG KINH TẾ CHÍNH TRỊ MÁC - LÊNIN - TS. NGUYỄN VĂN LỊCH - 5
23 trang 196 0 0 -
Giáo trình chứng khoán cổ phiếu và thị trường (Hà Hưng Quốc Ph. D.) - 4
41 trang 190 0 0 -
Giáo trình hướng dẫn phân tích các thao tác cơ bản trong computer management p6
5 trang 186 0 0 -
BÀI GIẢNG LÝ THUYẾT MẠCH THS. NGUYỄN QUỐC DINH - 1
30 trang 169 0 0 -
Giáo trình phân tích giai đoạn tăng lãi suất và giá trị của tiền tệ theo thời gian tích lũy p10
5 trang 165 0 0 -
HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG - NGÂN HÀNG ĐỀ THI HẾT HỌC PHẦN HỌC PHẦN: TOÁN KINH TẾ
9 trang 161 0 0