Giáo trình phân tích quy trình ứng dụng điều phối cung cấp processor cho bo mạch p1

Tham khảo tài liệu 'giáo trình phân tích quy trình ứng dụng điều phối cung cấp processor cho bo mạch p1', công nghệ thông tin, hệ điều hành phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả
Nội dung trích xuất từ tài liệu:
Giáo trình phân tích quy trình ứng dụng điều phối cung cấp processor cho bo mạch p1 h a n g e Vi h a n g e Vi XC XC e e F- F- w w PD PD er er Giáo trình phân tích quy trình ứng dụng ! ! W W O O N N y y bu bu điều phối cung cấp processor cho bo mạch to to k k lic lic C C w w m m w w w w o o .c .c .d o .d o c u -tr a c k c u -tr a c k điểm vào ready list và khoảng thời gian mỗi tiến trình cần processor được mô tả trong bảng sau: Tiến trình thời điểm vào t/g xử lý P1 0 24 P2 1 3 P3 2 3 Quantum = 4 Thì thứ tự cấp processor cho các tiến trình lần lượt là: Tiến trình P1 P2 P3 P1 P1 P1 P1 P1 Thời điểm 0 4 7 10 14 18 22 26 Vậy thời gian chờ đợi trung bình sẽ là: (0 + 6 + 3 + 5)/3 = 4.46 Như vậy RR có thời gian chờ đợi trung bình nhỏ hơn so với FIFO Trong chiến lược này, vấn đề đặt ra đối với công tác thiết kế là: nên chon quantum bằng bao nhiêu là thích hợp, nếu quantum nhỏ thì hệ thống phải tốn nhiều thời gian cho việc cập nhật ready list và chuyển trạng thái tiến trình, dẫn đến vi phạm mục tiêu: khai thác tối đa thời gian xử lý của processor ...