Hệ thống điều khiển nhúng - Phần 3

CƠ SỞ KỸ THUẬT PHẦN MỀM NHÚNG Đặc điểm phần mềm nhúng Hướng chức năng hoá đặc thù  Hạn chế về tài nguyên bộ nhớ  Yêu cầu thời gian thực  3.2 Biểu diễn số và dữ liệu Đơn  vị  cơ  bản  nhất  trong  biểu  diễn  thông  tin  của  hệ  thống  số  được  gọi  là  bit,  chính là ký hiệu viết tắt của thuật ngữ binary digit.   1964, IBM đã thiết kế và chế tạo máy tính số sử dụng một nhóm 8 bit để đánh  địa chỉ bộ nhớ và định nghĩa ra thuật ngữ 8 bit = 1 byte.  ...
Nội dung trích xuất từ tài liệu:
Hệ thống điều khiển nhúng - Phần 3 Hầu  hết  các  ứng  dụng  đều  có  nhu  cầu  về  bộ  nhớ  RAM  on  Chip  vì  vậy  một  số  dòng  3 CƠ SỞ KỸ THUẬT PHẦN MỀM NHÚNG FPGA  hiện  nay  cũng  tích  hợp  thêm  cả  các  phần  tử  nhớ  RAM  và  được  gọi  là  RAM  nhúng  (embedded  RAM).  Các  phần  tử  RAM  đó  được  tổ  chức  thành  từng  khối  và  tuỳ  3.1 Đặc điểm phần mềm nhúng thuộc vào  kiến trúc của FPGA nó sẽ được  phân bố  linh  hoạt, thường là  xung quanh các  Hướng chức năng hoá đặc thù  phần  tử  ngoại  vi  hoặc  phân  bố đều  trên  bề  mặt  Chip.  Một  hình ảnh  minh  hoạ  về  phân  Hạn chế về tài nguyên bộ nhớ  bố RAM trong kiến trúc FPGA được mô tả như trong Hình 2‐45.  Yêu cầu thời gian thực    3.2 Biểu diễn số và dữ liệu Đơn  vị  cơ  bản  nhất  trong  biểu  diễn  thông  tin  của  hệ  thống  số  được  gọi  là  bit,  chính là ký hiệu viết tắt của thuật ngữ binary digit.   1964,  IBM đã  thiết  kế  và  chế  tạo  máy  tính  số  sử  dụng  một  nhóm  8  bit để đánh  địa chỉ bộ nhớ và định nghĩa ra thuật ngữ 8 bit = 1 byte.  Ngày nay sử  dụng rộng rãi thuật  ngữ  word  là  một  từ  dữ  liệu  dùng để  biểu  diễn  kích  thước  dữ  liệu  mà được  xử  lý  một  cách  hiệu  quả  nhất đối  với  mỗi  loại  kiến  trúc xử lý số cụ thể. Chính vì vậy một từ có thể là 16 bits, 32 bits, hoặc 64 bits…   Mỗi  một  byte  có  thể được  chia  ra  thành  hai  nửa  4  bit  và được  gọi  là  các  nibble.  Nibble  chứa  các  bít  trọng  số  lớn được  gọi  là  nibble  bậc  cao,  và  nibble  chứa  các  bit  trọng số nhỏ được gọi là nibble bậc thấp.     3.2.1 Các hệ thống cơ số Hình 2‐45: Hình ảnh của Chip có các cột là các khối RAM nhúng  ■  FPGA với hạt nhân DSP   Trong  các  hệ  thống  biểu  diễn  số  hiện  nay đều được  biểu  diễn ở  dạng  tổng  quát  là  tổng  luỹ thừa theo cơ số, và được phân loại theo giá trị cơ số. Một cách tổng quát một hệ biểu  Thực  chất đó  là  một  tổ  hợp  nhằm  tăng  tốc  và  khả  năng  tính  toán.  Khái  niệm  này  cũng  diễn  số  cơ  số  b  và  a  là  một  số  nguyên  nằm  trong  khoảng  giá  trị  cơ  số  b được  biểu  diễn  tương  tự  như  các  bộ đồng  xử  lý  toán  học  trong  kiến  trúc  máy  tính.  Nguyên  lý  là  nhằm  như sau:  san sẻ và giảm bớt tải sang FPGA để thực thi các chức năng tính toán lớn (thông thường  n đòi hỏi thực hiện trong nhiều nhịp hoạt động của Chip DSP) và cho phép Chip DSP tập  A = an b n + an −1b n −1 + ⋅⋅⋅ + a0 = ∑ ai ⋅ bi     (1.1)  trung  thực  hiện  các  chức  năng đơn  nhịp  tối ưu.  Tổ  hợp  FPGA  và  DSP  là  một  kiến  trúc  i =0 rất  linh  hoạt  và đặc  biệt  cải  thiện được  hiệu  suất  thực  hiện  và  tăng  tốc  hơn  rất  nhiều  so  Ví  dụ  như  cơ  số   binary  (nhị  phân),  cơ  số  decimal  (thập  phân),  cơ  số  hexadecimal,  cơ  số  8  với kiến trúc nhiều Chip DPS hoặc ASICs đồng thời giá thành lại thấp hơn.   Octal (bát ...