KĨ THUẬT XUNG - SỐ, Chương 10

Hệ tiên đề và định lí Đại số logic là phương tiện toán học để phân tích và tổng hợp các hệ thống thiết bị và mạch số. Nó nghiên cứu các mối liên hệ, (các phép tính cơ bản) giữa các biến số trạng thái (biến logic) chỉ nhận một trong hai giá trị "1" (có) hoặc ''0" (không có). Kết quả nghiên cứu này thể hiện là một hàm trạng thái cũng nhận chỉ các trị số "0" hoặc "1”. Người ta xây dựng 3 phép tính cơ bản giữa các biến logic đó là: Phép phủ định...
Nội dung trích xuất từ tài liệu:
KĨ THUẬT XUNG - SỐ, Chương 10 Chương 10: CƠ SỞ ĐẠI SỐ LOGIC VÀ CÁC PHẦN TỬ LOGIC CƠ BẢN 3.7.1. Cơ số của đại số logic a - Hệ tiên đề và định lí Đại số logic là phương tiện toán học để phân tích và tổng hợp các hệ thống thiết bị và mạch số. Nó nghiên cứu các mối liên hệ, (các phép tính cơ bản) giữa các biến số trạng thái (biến logic) chỉ nhận một trong hai giá trị 1 (có) hoặc ''0 (không có). Kết quả nghiên cứu này thể hiện là một hàm trạng thái cũng nhận chỉ các trị số 0 hoặc 1”. Người ta xây dựng 3 phép tính cơ bản giữa các biến logic đó là: Phép phủ định logic (đảo), là kí hiệu bằng dấu - phía trên kí hiệu của biến Phép cộng logic (tuyển), kí hiệu bằng dấu + Phép' nhân logic (hội), kí hiệu bằng dấu . Kết hợp với hai hằng số O và 1 có nhóm các quy tắc sau: Nhóm 4 quy tắc của phép cộng logic: x + 0 = x, x+x=x x + 1 = 1, x+ x=1 (3- 55) Nhóm 4 quy tắc của phép nhân logic x . 0 = 0, x.x =x x . 1 = x, x. x=0 (3- 56) Nhóm hai quy tắc của phép phủ định logic. ( x) = x (x) = x (3-57) Có thể minh họa tính hiển nhiên của các quy tắc trên qua ví dụ các khóa mạch điện nối song song (với phép cộng) và nối tiếp (với phép nhân) và hằng số 1ứng với khóa thường đóng nối mạch, 0 khóa thường mở ngắt mạch. - Tồn tại các đinh luật hoán vị, kết hợp và phân bố trong đại số 1 logic với các phép cộng và nhân. Luật hoán vị: x + y = y + x; xy = yx (3- 58) Luật kết hợp: x + y + z = (x + y) + z = x + (y + z) xyz = (xy)z = x(yz) (3- 59) Luật phân bố: x(y + z) = xy + xz (3- 60) - xuất phát từ các quy tắc và luật trên có thể đưa ra một số đinh lí thông dụng sau: x . y + x y = x;x( x + y) = xy x + xy = x; (x + y)(x + z) = x + yz 2 x(x + y) = x; xy + y = x + y (3-61) Định lí Đemorgan: F(x, y, z,...+,.) = F(x, y, z,...,.,+) Ví dụ: (x + y + z) = và (x.y.z) = x + (3-62) x.y.z y+z b - Hàm logic và cách biểu diễn chúng Có 3 cách biểu diễn hàm logic tương đương nhau - Biểu diễn giải tích với các kí hiệu hàm, biến và các phép tính giữa chúng. Có hai dạng giải tích được sử dụng là dạng tuyển: hàm được cho dưới dạng một tổng của các tích các biến và dạng hội - dưới dạng một tích của các tổng các biến. Nếu mỗi số hạng trong dạng tuyển chứa đủ mặt các biến ta gọi đó là một mintec kí hiệu là m và có dạng tuyển đầy đủ, tương tự với dạng hội đầy đủ là tích các maxtec (M). Mỗi hàm logic có thể có vô số cách biểu diễn giải tích tương đương ngoài hai dạng trên. Tuy nhiên, chỉ tồn tại một cách biểu diễn gọn nhất, tối ưu về số biến và số số hạng hay thừa số và được gọi là dạng tối thiểu. Việc tối thiểu hóa hàm logic, là đưa chúng từ một dạng bất kì về dạng đã tối thiểu, mang một ý nghĩa kinh tế kĩ thuật đặc biệt khi tổng hợp các mạch logic phức tạp. ' Ví dụ: Dạng tuyển đầy đủ F = x.y. z + x yz + x y z : m 1 + m 2 + m3 Dạng hội đầy đủ F = (x + y + z)( x + y + z )(x + y + z) = M1. M2 . M3 - Biểu diễn hàm logic bằng bảng trạng thái trong đó liệt kê toàn bộ số tổ hợp biến có thể có được và giá trị hàm tương ứng với mỗi tổ hợp đã kể. Ví dụ: Với F(x, y, z) = x y z + xy z + x.y.z = m1 + m6 + m7 (3-63) 3.7.2. Các phần tử logic cơ bản Các phép toán cơ bản của đại số logic có thể được thực hiện bằng các mạch khóa điện tử (tranzito hoặc IC) đã nêu ở 3 phần 3.1. Nét đặc trưng nhất ở đây là hai mức điện thế cao hoặc thấp của mạch khóa hoàn toàn cho một sự tương ứng đơn trị với hai trạng thái của biến hay hàm logic. Nếu sự tương ứng được quy ước là điện thế thấp - trị ''0'' và điện thế cao - trị ''1 ta gọi đó là logic dương. Trong trường hợp ngược lại, với quy ước mức thế thấp trị ''1 và mức thế cao - trị ''0'', ta có logic âm. Để đơn giản, trong chương này, chúng ta chỉ xét với các logic dương. a - Phần tử phủ định logic (phần tử đảo - NO) - Phần tử phủ định có 1 đầu vào biết và 1 đầu ra thực hiện hàm phủ định logic: FNO = x (3- 70) tức là FNO = 1 khi x = 0 hoặc ngược lại FNO = 0 khi x = 1. Bảng trạng thái, kí hiệu quy ước và giản đồ thời gian minh họa được cho trên hình 3.31a, b và c tương ứng. 4 a) X FNO x t 0 1 FN 1 0 O b) t c) Hình 3.31: Bảng trạng thái (a), ký hiệu (b), giản đồ của phần tử NO (c) Để thực hiện hàm FNO, có thể dùng một trong các sơ đồ mạch khóa (tranzito hay IC) đã nêu ở 3.1.2 dựa trên tính chất đảo pha của một tầng Ec đối với tranzito hay đầu vào N của IC thuật toán. Mạch điện thực tế có phức tạp hơn để nâng cao khả năng làm việc tin cậy và khả năng chính xác. Hình 3.32 đưa ra một sơ đồ đảo kiểu TTL (Tranzito-Tranzito-Logic) hoàn thiện trong một vỏ IC số. Mạch ra của sơ đồ gồm 2 tranzito T3 và T4 làm việc ngược pha nhau (ở chế độ khóa) nhờ tín hiệu lấy trên các lối ra phân tải của T2. Mạch vào của sơ đồ dừng tranzito T1 mắc kiểu BC và tín hiệu vào (x) được đưa tới cực emitơ của T1 thể hiện là các xung điện áp cực tính dương (lúc x = 1) có biên độ lớn hơn mức UH hoặc không có xung (lúc x = 0) điều khiển x1 khóa (lúc x = 1) hay mở (lúc x = 0). Nghĩa là khi x = 0 T1 mở, điện thế Uc1 = UB2 ở mức thấp là T2 khóa, điều này ...