Kỹ thuật điện tử - Kỹ thuật số -Mạch logic thuần tự (phần1)

Tài liệu tham khảo Kỹ thuật điện tử - Kỹ thuật số -Mạch logic thuần tự (phần1)
Nội dung trích xuất từ tài liệu:
Kỹ thuật điện tử - Kỹ thuật số -Mạch logic thuần tự (phần1) Hoc viên công nghệ BCVT ̣ ̣ Khoa Kỹ Thuât Điên Tử II ̣ ̣ CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ KHÁI NIỆM CHUNG• Mạch tuần tự là mạch logic có tính chất nhớ, có khâu trễ• Trạng thái tiếp theo của mạch phụ thuộc vào giá trị của kích thích ở lối vào và trạng thái hiện tại của mạch• Mạch tuần tự thường hoạt động đồng bộ theo sự điều khiển của tín hiệu nhịp clockBai giang Kỹ Thuât Số ̀ ̉ ̣ Hoc viên công nghệ BCVT ̣ ̣ Khoa Kỹ Thuât Điên Tử II ̣ ̣ CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ MẠCH CHỐT CỔNG NAND Mạch chốt RS (Basic RS NAND latch) Input Output S R Q Q 0 1 1 0 1 0 0 1 1 1 Không đổi Mạch chốt RS cấu tạo bởi 0 0 Cấm cổng NAND có hồi tiếp chéo. S: SET (đặt) R: Reset (Đặt lại)Bai giang Kỹ Thuât Số ̀ ̉ ̣ Hoc viên công nghệ BCVT ̣ ̣ Khoa Kỹ Thuât Điên Tử II ̣ ̣ CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ Giải thích bảng hoạt động Mạch chốt RS (Basic RS NAND latch) Input Output S R Q Q 0 1 1 0 S = 0, R = 1 Do S = 0 nên Q = 1 bất chấp ngõ còn lại Vậy ngõ ra ổn định sẽ là Q = 1 và Q = 0Bai giang Kỹ Thuât Số ̀ ̉ ̣ Hoc viên công nghệ BCVT ̣ ̣ Khoa Kỹ Thuât Điên Tử II ̣ ̣ CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ Giải thích bảng hoạt động Basic RS NAND latch Input Output S R Q Q 1 0 0 1 S = 1 và R = 0 Do R = 0 nên Q = 1 bất chấp ngõ còn lại Vậy ngõ ra ổn định sẽ là Q = 0 và Q = 1Bai giang Kỹ Thuât Số ̀ ̉ ̣ Hoc viên công nghệ BCVT ̣ ̣ Khoa Kỹ Thuât Điên Tử II ̣ ̣ CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ Giải thích bảng hoạt động Mạch chốt RS (Basic RS NAND latch) Input Output S R Q Q 1 1 Không đổi S= 1 R=1 xét đến trạng thái trước đó: Giả sử trước đó Qo = 0, Qo đảo = 1 -> Q = Qo = 0, Q = Qo = 1 Giả sử trước đó Qo = 1, Qo đảo = 0 -> Q = Qo = 1, Q = Qo = 0 Vì vậy khi S=1 R=1 trạng thái ra không thay đổi.Bai giang Kỹ Thuât Số ̀ ̉ ̣ Hoc viên công nghệ BCVT ̣ ̣ Khoa Kỹ Thuât Điên Tử II ̣ ̣ CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ Giải thích bảng hoạt động Basic RS NAND latch Input Output S R Q Q 0 0 Cấm S=0, R=0 Cả 2 cổng NAND đều có ngõ vào là 0 nên ngõ ra là 1, đây là điều kiện không mong muốn vì đã quy ước Q và Q có trạng thái logic ngược nhau. Vì vậy trạng thái này không được sử dụng còn gọi là trạng thái cấm.Bai giang Kỹ Thuât Số ̀ ̉ ̣ Hoc viên công nghệ BCVT ̣ ̣ Khoa Kỹ Thuât Điên Tử II ̣ ̣ CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ MẠCH CHỐT CỔNG NOR Basic RS NOR latch Input Output S R Q ...