Kỹ thuật vi xử lý - Phụ lục

Tài liệu tham khảo giáo trình Kỹ thuật vi xử lý gồm 2 phần - Phần 1 Lý thyết - Phụ lục
Nội dung trích xuất từ tài liệu:
Kỹ thuật vi xử lý - Phụ lụcPh l c 1: Danh m c các t vi t t t s d ng trong giáo trình TT T vi t t t Ý nghĩa 1 ADC Analog Digital Converter 2 AEN Address Enable 3 ALE Address Last Enable 4 ALU Arithnetic and Logic Unit 5 ASCII American Standard Code for Information Interchange 6 BCD Binary Code for Decimal 7 BIU Bus Interface Unit 8 CLK Clock 9 CMOS Comprementary Metal Oxide Semiconductor 10 CPU Central Processal Unit 11 CRT Cathode Ray Tube 12 CU Control Unit 13 DAC Digital to Analog Converter 14 DEN Data Enable 15 DRAM Dinamic Random Access Memory 16 EU Excutive Unit 17 GND Ground 18 HLDA Hold Acknowlege 19 I/O In/Out 20 INTR Interrupt 21 LCD Liquid Crytal Display 22 LED Light Emiting Diode 23 MCU Micro Control Unit 24 MP Micro Processor 25 NMI None Markable Interrupt 26 NMOS Negative Metal Oxide Semiconductor 27 PMOS Positive Metal Oxide Semiconductor 28 PROM Programmable Read Only Memory 29 RAM Random Access Memory 30 ROM Read only memory 31 SRAM Static Random Access Memory - 243 -Biên so n: Ks Dương Qu c Hưng Giáo Trình H Vi i u khi nPh l c 2: T p l nh c a vi i u khi n h 8051Nhóm l nh s h c (Mathematical (Arithmetic) Instructions) Hexa Instruction code Explanation Mnemonic Decimal D7 D6 D5 D4 D3 D2 D1 D0 ADD A, Rn 0 0 1 0 1 n2 n1 n0 28 ÷ 2F (A) ← (A) + (Rn) 00100101 25 (A) ← (A) + (direct) ADD A, direct a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 ADD A, @Ri 0010011I 26 ÷ 27 (A) ← (A) + ((Ri)) 00100100 24 (A) ← (A) + #data ADD A, #data d7 d6 d5 d4 d3 d2 d1 d0 Byte 2 ADDC A, Rn 0 0 1 1 1 n2 n1 n0 38 ÷ 3F (A) ← (A) + (Rn) + (C) ADDC A, 00110101 35 (A) ← (A) + (direct) + direct a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 (C) ADDC A, @Ri 0011011I 36 ÷ 37 (A) ← (A) + ((Ri)) + (C) ADDC A, 00110100 34 (A) ← (A) + #data +(C) #data d7 d6 d5 d4 d3 d2 d1 d0 Byte 2 SUBB A, Rn 1 0 0 1 1 n2 n1 n0 98 ÷ 9F (A) ← (A) - (Rn) - (C) 10010101 95 (A) ← (A) - (direct) - SUBB A, direct a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 (C) SUBB A, @Ri 1001011I 96 ÷ 97 (A) ← (A) - ((Ri)) - (C) 10010100 94 (A) ← (A) - #data -(C) SUBB A, #data d7 d6 d5 d4 d3 d2 d1 d0 Byte 2 INC A 00000100 04 (A) ← (A) + 1 INC Rn 0 0 0 0 1 n2 n1 n0 08 ÷ 0F (Rn) ← (Rn) + 1 00000101 05 (direct) ← (direct) + 1 INC direct a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 INC @Ri 0000011I 06 ÷ 07 ((Ri)) ← ((Ri)) + 1 INC dptr 10100011 A3 (dptr) ← (dptr) + 1 DEC A 00010100 14 (A) ← (A) - 1 DEC Rn 0 0 0 1 1 n2 n1 n0 18 ÷ 1F (Rn) ← (Rn) - 1 00010101 15 (direct) ← (direct) - 1 DEC direct a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 DEC @Ri 0001011I 16 ÷ 17 ((Ri)) ← ((Ri)) - 1 - 244 -Biên so n: Ks Dương Qu c Hưng Giáo Trình H Vi i u khi n (B15-8), (A7-0) ← MUL AB 10100100 A4 (A)×(B) DIV AB 10000100 84 (A15-8), (B7-0) ← (A)/(B) DA A 11010100 D4 Content of A la BCDNhóm l nh Logic (Logic Instructions) Hexa ...