Thiết kế – ứng dụng - Giao tiếp với PPI8255
Số trang: 22
Loại file: pdf
Dung lượng: 292.74 KB
Lượt xem: 12
Lượt tải: 0
Xem trước 3 trang đầu tiên của tài liệu này:
Thông tin tài liệu:
Giới thiệu PPI8255PPI: programmable peripheral interface – giao tiếp ngoại vi lập trình được. - Dùng 8255 để mở rộng I/O. Từng port có thể được lập trình là input hay output một cách linh hoạt bằng phần mềm (so sánh với việc thiết kế I/O port dùng 74LS244 và 74LS373 ở chương 1 ? input hay output được thiết kế “cứng”, cố định). - Các chân: D0÷D7: bus dữ liệu 2 chiều. PA0÷PA7: port A. PB0÷PB7: port B. PC0÷PC7: port C. /RD: Read. (Nối với /RD (P3.7) của 8051.) /WR: Write. (Nối với /WR của 8051.) RESET: khởi động...
Nội dung trích xuất từ tài liệu:
Thiết kế – ứng dụng - Giao tiếp với PPI82553 Thieát keá – öùng duïng3.1 Giao tieáp vôùi PPI82553.1.1 Giôùi thieäu PPI8255 PPI: programmable peripheral interface – giao tieáp- ngoaïi vi laäp trình ñöôïc.- Duøng 8255 ñeå môû roäng I/O. Töøng port coù theå ñöôïc laäp trình laø input hay output moät caùch linh hoaït baèng phaàn meàm (so saùnh vôùi vieäc thieát keá I/O port duøng 74LS244 vaø 74LS373 ôû chöông 1 → input hay output ñöôïc thieát keá “cöùng”, coá ñònh).- Caùc chaân:D0÷D7: bus döõ lieäu 2 chieàu.PA0÷PA7: port A.PB0÷PB7: port B.PC0÷PC7: port C./RD: Read. (Noái vôùi /RD (P3.7) cuûa 8051.)/WR: Write. (Noái vôùi /WR cuûa 8051.)RESET: khôûi ñoäng laïi 8255. (Thöôøng ñöôïc noái vôùi maïch reset cuûa 8051 hoaëc GND./CS: choïn chip.)A0, A1: ñòa chæ port. (Noái vôùi bus ñòa chæ.) /CS A1 A0 Moâ taû 0 0 0 Port A 0 0 1 Port B 0 1 0 Port C 0 1 1 Töø ñieàu khieån (control word) 1 8255 khoâng ñöôïc choïn × × Thanh ghi ñieàu khieån:- o Hoaït ñoäng I/O (D7 = 1) 1 D6 D5 D4 D3 D2 D1 D0 PA PCH Mode PB PCL Mode 0: output 0: output 0: mode 0 0: output 0: output 00: mode 0 1: input 1: input 1: mode 1 1: input 1: input 01: mode 1 1X: mode 2 Nhoùm A Nhoùm B 1Ghi chuù: PCH = PC7÷PC4, PCL = PC3÷PC0. o Hoaït ñoäng BSR – Bit set/reset (D7 = 0): 0 X X X D3 D2 D1 D0 Bit Choïn bit ôû port C set/reset 0: reset 1: set Hoaït ñoäng I/O cô baûn coù 3 mode:- o Mode 0: I/O ñôn giaûn. o Mode 1: I/O coù baét tay. o Mode 2: bus 2 chieàu.3.1.2 Thieát keá - Giao tieáp 2Thieát keá 1 U1 U3 U6 1 39 D0 D0 3 2 A0 D0 34 4 J2 P1.0 P0.0/AD0 D0 Q0 D0 PA0 1 2 38 D1 D1 4 5 A1 D1 33 3 P1.1 P0.1/AD1 D1 Q1 D1 PA1 2 3 37 D2 D2 7 6 A2 D2 32 2 P1.2 P0.2/AD2 D2 Q2 D2 PA2 3 4 36 D3 D3 8 9 A3 D3 31 1 P1.3 P0.3/AD3 D3 Q3 D3 PA3 4 5 35 D4 D4 13 12 A4 D4 30 40 P1.4 P0.4/AD4 D4 Q4 D4 PA4 5 6 34 D5 D5 14 15 A5 D5 29 39 P1.5 P0.5/AD5 D5 Q5 D5 PA5 6 7 33 D6 D6 17 16 A6 D6 28 38 P1.6 P0.6/AD6 D6 Q6 D6 PA6 7 8 32 D7 D7 18 19 A7 D7 27 37 P1.7 P0.7/AD7 D7 Q7 D7 PA7 8 10 30 11 1 18 J3 P3.0/RXD ALE/PROG G OC PB0 1 11 21 A8 ...
Nội dung trích xuất từ tài liệu:
Thiết kế – ứng dụng - Giao tiếp với PPI82553 Thieát keá – öùng duïng3.1 Giao tieáp vôùi PPI82553.1.1 Giôùi thieäu PPI8255 PPI: programmable peripheral interface – giao tieáp- ngoaïi vi laäp trình ñöôïc.- Duøng 8255 ñeå môû roäng I/O. Töøng port coù theå ñöôïc laäp trình laø input hay output moät caùch linh hoaït baèng phaàn meàm (so saùnh vôùi vieäc thieát keá I/O port duøng 74LS244 vaø 74LS373 ôû chöông 1 → input hay output ñöôïc thieát keá “cöùng”, coá ñònh).- Caùc chaân:D0÷D7: bus döõ lieäu 2 chieàu.PA0÷PA7: port A.PB0÷PB7: port B.PC0÷PC7: port C./RD: Read. (Noái vôùi /RD (P3.7) cuûa 8051.)/WR: Write. (Noái vôùi /WR cuûa 8051.)RESET: khôûi ñoäng laïi 8255. (Thöôøng ñöôïc noái vôùi maïch reset cuûa 8051 hoaëc GND./CS: choïn chip.)A0, A1: ñòa chæ port. (Noái vôùi bus ñòa chæ.) /CS A1 A0 Moâ taû 0 0 0 Port A 0 0 1 Port B 0 1 0 Port C 0 1 1 Töø ñieàu khieån (control word) 1 8255 khoâng ñöôïc choïn × × Thanh ghi ñieàu khieån:- o Hoaït ñoäng I/O (D7 = 1) 1 D6 D5 D4 D3 D2 D1 D0 PA PCH Mode PB PCL Mode 0: output 0: output 0: mode 0 0: output 0: output 00: mode 0 1: input 1: input 1: mode 1 1: input 1: input 01: mode 1 1X: mode 2 Nhoùm A Nhoùm B 1Ghi chuù: PCH = PC7÷PC4, PCL = PC3÷PC0. o Hoaït ñoäng BSR – Bit set/reset (D7 = 0): 0 X X X D3 D2 D1 D0 Bit Choïn bit ôû port C set/reset 0: reset 1: set Hoaït ñoäng I/O cô baûn coù 3 mode:- o Mode 0: I/O ñôn giaûn. o Mode 1: I/O coù baét tay. o Mode 2: bus 2 chieàu.3.1.2 Thieát keá - Giao tieáp 2Thieát keá 1 U1 U3 U6 1 39 D0 D0 3 2 A0 D0 34 4 J2 P1.0 P0.0/AD0 D0 Q0 D0 PA0 1 2 38 D1 D1 4 5 A1 D1 33 3 P1.1 P0.1/AD1 D1 Q1 D1 PA1 2 3 37 D2 D2 7 6 A2 D2 32 2 P1.2 P0.2/AD2 D2 Q2 D2 PA2 3 4 36 D3 D3 8 9 A3 D3 31 1 P1.3 P0.3/AD3 D3 Q3 D3 PA3 4 5 35 D4 D4 13 12 A4 D4 30 40 P1.4 P0.4/AD4 D4 Q4 D4 PA4 5 6 34 D5 D5 14 15 A5 D5 29 39 P1.5 P0.5/AD5 D5 Q5 D5 PA5 6 7 33 D6 D6 17 16 A6 D6 28 38 P1.6 P0.6/AD6 D6 Q6 D6 PA6 7 8 32 D7 D7 18 19 A7 D7 27 37 P1.7 P0.7/AD7 D7 Q7 D7 PA7 8 10 30 11 1 18 J3 P3.0/RXD ALE/PROG G OC PB0 1 11 21 A8 ...
Tìm kiếm theo từ khóa liên quan:
lập trình điều khiển thiết bị LCD mạch điện tử kỹ thuật điện tử thiết bị điện tửGợi ý tài liệu liên quan:
-
58 trang 315 2 0
-
Giáo trình Kỹ thuật điện tử (Nghề: Điện công nghiệp - Cao đẳng) - Trường Cao đẳng Cơ giới (2023)
239 trang 229 0 0 -
102 trang 194 0 0
-
Giáo trình Mạch điện tử - Trường Cao đẳng nghề Số 20
97 trang 168 0 0 -
94 trang 167 0 0
-
Hệ thống sưởi - thông gió - điều hòa không khí - Thực hành kỹ thuật điện - điện tử: Phần 1
109 trang 150 0 0 -
83 trang 148 0 0
-
Luận văn: Xây dựng hệ thống băng tải đếm sản phẩm sử dụng PLC S7-200
61 trang 146 0 0 -
34 trang 129 0 0
-
Đề kiểm tra giữa học kỳ II năm 2013 - 2014 môn Cấu trúc máy tính
6 trang 125 0 0