Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 15

Cửa sổ Timing Simulator Click vào Start để bắt đầu mô phỏng. Nếu mô phỏng thành công màn hình sẽ hiển thị thông báo sau:Click OK. Sau đó click vào Open SCF để xem dạng sóng mô phỏng.Hình: Màn hình chọn thời gian mô phỏng. VIII. Nạp chương trình vào KIT UP2 Khi soạn thảo, gán chân và biên dịch xong, chương trình sẽ tạo ra file .pof là file để nạp vào chip.Nhấp vào Max+Plus II= Programmer, thấy xuất hiện hộp thoại:Hình: Hộp thoại để tải chương trình vào chip Nhấp vào chương trình sẽ tự nạp đến khi...
Nội dung trích xuất từ tài liệu:
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 15Chương 15: Moâ phoûng Click vaøo Max+Plus II/Simulator (hoaëc FileprojectSave& Simulate hoaëc Fileprojectsave,Compile& Simulate hoaëcclick vaøo bieåu töôïng treân thanh coâng cuï), cöûa soå Simulatorñöôïc môû : Hình: Cöûa soå Timing Simulator Click vaøo Start ñeå baét ñaàu moâ phoûng. Neáu moâ phoûng thaønhcoâng maøn hình seõ hieån thò thoâng baùo sau: Click OK. Sau ñoù click vaøo Open SCF ñeå xem daïng soùngmoâ phoûng. Hình: Maøn hình choïn thôøi gian moâ phoûng.VIII. Naïp chöông trình vaøo KIT UP2 Khi soaïn thaûo, gaùn chaân vaø bieân dòch xong, chöông trình seõtaïo ra file .pof laø file ñeå naïp vaøo chip. Nhaáp vaøo Max+Plus II=> Programmer, thaáy xuaát hieän hoäpthoaïi: Hình: Hoäp thoaïi ñeå taûi chöông trình vaøo chip Nhaáp vaøo chöông trình seõ töï naïp ñeán khi baûngthoâng baùo sau xuaát hieän : Khi ñoù chöông trình ñaõ ñöôïc naïp vaøo chip.B. NGOÂN NGÖÕ MOÂ TAÛ PHAÀN CÖÙNG VHDLI. Giôùi thieäu Tröôùc ñaây, haàu heát caùc thieát keá soá ñöôïc ñöa vaøo baèng taythaønh moät coâng cuï döôùi daïng bieåu ñoà. Nhöng vôùi caùc thieát keálôùn vaø phöùc taïp, ñaây laø quaù trình daøi doøng vaø toán keùm nhieàu veàthôøi gian. Toång hôïp logic söû duïng caùc ngoân ngöõ moâ taû phaàncöùng ñang trôû neân phoå bieán khi thôøi gian thieát keá vaø giaù thaønhcuûa noù giaûm. VHDL laø ngoân ngöõ ñöôïc söû duïng roäng raõi ñeå thieát keá phaàncöùng soá. VHDL laø chuû theå cuûa chuaån IEEE 1076 vaø 1164, ñöôïchoã trôï bôûi caùc coâng cuï thieát keá baèng maùy tính vaø caùc nhaø cungcaáp laäp trình logic. VHDL laø töø vieát taét cuûa VHSIC HardwareDescription Language. VHSIC, Very High Speed IntergratedCircuit, laø moät chöông trình cuûa Boä Quoác Phoøng Myõ (USADepartment of Defense) vaøo nhöõng naêm 1980. VHDL coù cuùphaùp töông töï vôùi ADA vaø PASCAL. Quy öôùc ngoân ngöõ laäp trình döïa vaøo moâ hình hoaït ñoäng lieântuïc. Caùc thieát bò phaàn cöùng soá hoaït ñoäng song song. Ñieàu naøy coùnghóa laø quy öôùc ngoân ngöõ laäp trình döïa vaøo moâ hình hoaït ñoänglieân tuïc hoaëc hoaït ñoäng phaàn cöùng soá khi chuùng döïa vaøo vieäcthöïc hieän lieân tuïc caùc leänh. VHDL ñöôïc thieát keá cho moâ hìnhsong song. Trong VHDL, caùc bieán soá thay ñoåi khoâng trì hoaõn vaø caùc tínhieäu thay ñoåi vôùi trì hoaõn nhoû. Ñoái vôùi toång hôïp logic, thoângthöôøng caùc tín hieäu ñöôïc söû duïng thay vì duøng caùc bieán soá ñeåvieäc moâ phoûng hoaït ñoäng töông töï nhö phaàn cöùng ñaõ ñöôïc toånghôïp.II. Ñaëc ñieåm1. VHDL coù theå söû duïng ñeå laäp taøi lieäu thieát keá, thieát keá toác ñoä cao, moâ phoûng toång hôïp vaø kieåm tra phaàn cöùng.VHDL moâ taû phaàn cöùng töø möùc heä thoáng ñeán möùc coång, hoã trôï tính ñoàng thôøi (caùc thaønh phaàn töø nhoû ñeán lôùn cuøng hoaït ñoäng ôû moät thôøi ñieåm)2. VHDL Coù khaû naêng hoã trôï phaân caáp thieát keá. Thieát keá chöùa moät moâ taû giao dieän vaø moät soá phaàn ñoäc laäp ñeå moâ taû hoaït ñoäng cuûa heä thoáng döïa treân chöùc naêng hoaëc caáu truùc cuûa caùc thaønh phaàn nhoû hôn.3. VHDL cung caáp cô cheá ñeå truy caäp ñeán nhieàu thö vieän khaùc nhau.4. Khi phaân chia heä thoáng thaønh nhöõng phaàn nhoû, ta coù theå moâ taû chi tieát hoaït ñoäng beân trong baèng caùc caáu truùc ngoân ngöõ laäp trình tuaàn töï nhö caùc leänh: If … Then … Else, Case, Loop, … Caùc leänh naøy cung caáp phöông phaùp ñôn giaûn ñeå taïo ra caùc thaønh phaàn phaàn cöùng döïa treân chöùc naêng cuûa chuùng.5. Cho pheùp ngöôøi thieát keá ñaët caáu hình moâ taû hôïp phaàn caùc thoâng soá chung trong thieát keá. Moâ taû töông thích coù theå thay ñoåi kích thöôùc, ñaëc tính vaät lyù, ñònh thôøi, ñaëc tính taûi vaø moâi tröôøng hoaït ñoäng cuûa thieát keá.6. Cho pheùp moâ taû caùc kieåu Bit, Boolean, Interger, Float, kieåu lieät keâ, kieåu maûng, kieåu baûng ghi, hoã trôï caùc kieåu do ngöôøi duøng ñònh nghóa vaø ñònh nghóa laïi caùc toaùn töû cuûa ngoân ngöõ.7. Cho pheùp ñònh nghóa, söû duïng caùc haøm, thuû tuïc. Chöông trình con coù theå söû duïng ñeå bieán ñoåi kieåu, ñònh nghóa ñôn vò luaän lyù, loaïi ñôn vò toaùn töû, toaùn töû môùi vaø caùc öùng duïng khaùc trong ngoân ngöõ laäp trình. 8. Cho pheùp ñònh thôøi ôû taát caû caùc caáp, ñaët giaù trò cuûa tín hieäu, thôøi gian trì hoaõn, ñònh nghóa tín hieäu ñoàng boä. Ñoä roäng xung vaø raøng buoäc thôøi gian khaùc nhau. 9. Ngoân ngöõ coù caáu truùc ñeå ñaëc taû phaân caùch caáu truùc cuûa phaàn cöùng ôû taát caû caùc caáp.III. Ñaëc taû giao dieän vaø kieán truùc Ngoân ngöõ VHDL goàm 4 thaønh phaàn chính: 1. Package (optimal) 2. Entity 3. Architecture 4. Configuration (optimal) Moät thieát keá coù theå goàm moät hay nhieàu khai b ...