Tóm tắt Luận án Tiến sĩ Kỹ thuật điện tử: Giải pháp chuyển đổi dấu phẩy tĩnh và hiệu chỉnh sai lệch trong TI-ADC cho khối thu băng rộng

Mục tiêu nghiên cứu của luận án "Giải pháp chuyển đổi dấu phẩy tĩnh và hiệu chỉnh sai lệch trong TI-ADC cho khối thu băng rộng" là đề xuất và thực hiện phương pháp hiệu chỉnh đồng thời lệch hệ số khuếch đại và lệch thời gian lấy mẫu của TI-ADC sử dụng nguyên tắc lọc thích nghi loại bỏ nhiễu (ANC); Đề xuất và thực hiện cải tiến chuyển đổi dữ liệu dấu phẩy động sang dữ liệu dấu phẩy tĩnh (FFC) dựa trên cơ sở thực hiện nhóm tín hiệu cho các thuật toán DSP để có thể triển khai trên phần cứng FPGA, ASIC.
Nội dung trích xuất từ tài liệu:
Tóm tắt Luận án Tiến sĩ Kỹ thuật điện tử: Giải pháp chuyển đổi dấu phẩy tĩnh và hiệu chỉnh sai lệch trong TI-ADC cho khối thu băng rộng BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI ĐINH THỊ KIM PHƯỢNG GIẢI PHÁP CHUYỂN ĐỔI DẤU PHẨY TĨNH VÀ HIỆU CHỈNH SAI LỆCH TRONG TI-ADC CHO KHỐI THU BĂNG RỘNGNgành: Kỹ thuật điện tửMã số: 9520203 TÓM TẮT LUẬN ÁN TIẾN SĨ KỸ THUẬT ĐIỆN TỬ HÀ NỘI - 2022 Công trình này được hoàn thành tại Trường Đại học Bách khoa Hà NộiTập thể hướng dẫn khoa học: PGS.TS.Nguyễn Đức Minh TS. Phạm Hải ĐăngPhản biện 1:Phản biện 2:Phản biện 3:Luận án được bảo vệ trước Hội đồng đánh giá luận án tiến sĩ cấp trường họp tại Trường Đại học Bách khoa Hà Nội vào hồi . . . giờ, ngày . . . tháng . . . năm . . . Có thể tìm hiểu luận án tại: 1. Thư viện Tạ Quang Bửu, Trường ĐHBK Hà Nội 2. Thư viện Quốc gia Việt NamMỞ ĐẦU1. Tính cấp thiết của luận án Trong các bộ thu phát tiên tiến sử dụng kỹ thuật vô tuyến định nghĩabằng phần mềm (Software Defined Radio), các khối chức năng như bộ trộntần, bộ điều chế/giải điều chế cao tần được số hóa và triển khai bằng cácbộ xử lý tín hiệu số, các vi mạch số chuyên dụng hoặc bằng FPGA. Điềunày cho phép các giải pháp thu phát trở nên mềm dẻo dễ dàng đáp ứngcác cấu hình phức tạp trong các tiêu chuẩn truyền thông hiện đại tốc độcao như 4G, 5G, WLAN 802.11ac, ax, ah, ... Hai vấn đề quan trọng của việc số hóa các bộ thu phát đó là: - Tối ưu hóa tốc độ của bộ chuyển đổi tương tự số gần antenna ngaysau bộ khuếch đại tạp âm thấp để biến đổi tín hiệu cao tần tương tự thànhtín hiệu số trước khi xử lý. - Triển khai hiệu quả về mặt tốc độ và tài nguyên phần cứng các thuậttoán xử lý tín hiệu số. Với vấn đề thứ nhất: theo định lý Nyquist, các bộ chuyển đổi tương tựsố (ADC) cần hoạt động ở tần số lấy mẫu ít nhất là gấp đôi tần số cao nhấtcủa tín hiệu tương tự, nếu sử dụng một ADC đáp ứng được tín hiệu vàotần số cao sẽ tiêu thụ năng lượng lớn [22, 35, 47]. Giải pháp là sử dụng cácbộ ADC xen kẽ thời gian (Time-Interleaved ADC – TI-ADC). Bộ TI-ADCgồm M bộ ADC thành phần (sub-ADC), các bộ sub-ADC hoạt động ở tần fs 2πsố và lần lượt lệch pha nhau một góc là . Cụ thể, các sub-ADC hoạt M Mđộng ở tần số thấp hơn, lần lượt lấy mẫu tín hiệu tương tự cách nhau mộtkhoảng thời gian là Ts [114]. Các mẫu của các ADC thành phần được ghépvới nhau để tạo ra tín hiệu số tại đầu ra tương đương như bộ ADC đượclấy mẫu tại tần số fs . Giải pháp TI-ADC cho phép tạo ra các bộ biến đổi 1tương tự số tốc độ cao (tần số lấy mẫu tới hàng GHz), tiết kiệm năng lượng[87]. Kỹ thuật lấy mẫu xen kẽ thời gian là giải pháp tối ưu để cân bằng tốcđộ và công suất tiêu thụ. Tuy nhiên vấn đề lớn trong các bộ TI-ADC là sựsai lệch (về hệ số khuếch đại- gain, độ lệch offset - DC offset, lệch thời gianlấy mẫu- timing skew và băng thông - bandwidth) do các dung sai trongquy trình chế tạo, sự thay đổi điện áp cung cấp và nhiệt độ. Các sai lệchgiữa các kênh ADC tạo ra các tín hiệu lỗi xuất hiện tại phổ tần đầu ra vàgiảm đáng kể hiệu năng của TI-ADC. Nhiều nghiên cứu tập trung chính vào thuật toán hiệu chỉnh lệch offsetvà hệ số khuếch đại như trong [11, 51] và lệch thời gian lấy mẫu như trong[61, 64]. Nhưng trên thực tế, ảnh hưởng chính đến hiệu năng của TI-ADClà lệch hệ số khuếch đại và thời gian lấy mẫu, đặc biệt là lệch thời gianlấy mẫu của các sub-ADC khi TI-ADC làm việc ở tần số cao. Cũng đã cónhững nghiên cứu sử dụng kỹ thuật hiệu chỉnh tín hiệu hỗn hợp (mixed-signal) và/hoặc tương tự (analog) [101, 123] để hiệu chỉnh các sai lệch trongTI-ADC một cách có hiệu quả. Tuy nhiên các kỹ thuật như vậy cần sử dụngthêm một mạch tương tự, đòi hỏi thời gian thiết kế dài hơn. Ngoài ra, hiệuchỉnh lệch hệ số khuếch đại, lệch thời gian lấy mẫu dựa trên tập bộ lọcHPF hoặc dựa vào tín hiệu ngẫu nhiên Pseudo cũng đã xuất hiện trongmột số nghiên cứu. Tuy nhiên các kỹ thuật này gây tốn nhiều chi phí phầncứng. Gần đây, để đạt được tính linh hoạt và khả năng cấu hình lại của thiếtkế máy thu lấy mẫu trực tiếp, thuật toán hiệu chỉnh hoàn toàn trên miềnsố đối với sai lệch hệ số khuếch đại, thời gian lấy mẫu là một giải pháp hứahẹn vì chúng giúp tận dụng các lợi thế của việc thu nhỏ kích thước linhkiện bằng công nghệ CMOS và dễ dàng thiết kế hơn cho thế hệ công nghệtiếp theo, khắc phục được các vấn đề của thuật toán hiệu chỉnh tương tựvà thuật toán hiệu chỉnh hỗn hợp như đã nghiên cứu trong [65, 73, 109]. Đồng thời, để tích hợp các thuật toán hiệu chỉnh vào lõi ADC, thuậttoán hiệu chỉnh sai lệch cần phải được triển khai trên phần cứng (nền tảngFPGA) và thiết kế tổng hợp ASIC phải được thực hiện để đánh giá côngsu ...