Tóm tắt luận văn thạc sỹ ngành Kỹ thuật điện tử: Thiết kệ bộ điều chế - giải điều chế QPSK trên FPGA

Tóm tắt luận văn thạc sỹ ngành Kỹ thuật điện tử: Thiết kệ bộ điều chế - giải điều chế QPSK trên FPGA nghiên cứu kỹ thuật điều chế và giải điều chế tín hiệu, ứng dụng thuật toán xử lý tín hiệu số thiết kế bộ điều chế tín hiệu QPSK và bộ giải điều chế QPSK trên công nghệ chíp trắng lập trình được (FPGA) sử dụng ngôn ngữ mô tả phần cứng (VHDL).
Nội dung trích xuất từ tài liệu:
Tóm tắt luận văn thạc sỹ ngành Kỹ thuật điện tử: Thiết kệ bộ điều chế - giải điều chế QPSK trên FPGAHỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG --------------------------------------- Nguyễn Vũ Quang THIẾT KẾ BỘ ĐIỀU CHẾ - GIẢI ĐIỀU CHẾ QPSK TRÊN FPGA Chuyên nghành: Kỹ thuật điện tử Mã số: 60.52.70 TÓM TẮT LUẬN VĂN THẠC SỸ HÀ NỘI – 2013 Luận văn được hoàn thành tại: HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNGNgười hướng dẫn khoa học: TS. NGUYỄN NGỌC MINHPhản biện 1: PGS. TS. ĐÀO TUẤNPhản biện 2: TS. LÊ CHÍ QUỲNHLuận văn được bảo vệ trước Hội đồng chấm luận văn thạc sĩ tạiHọc viện Công nghệ Bưu chính Viễn thôngVào lúc: 11 giờ 15 ngày 11 tháng 5 năm 2013Có thể tìm hiểu luận văn tại: - Thư viện của Học viện Công nghệ Bưu chính Viễn thông 1 MỞ ĐẦU Hiện nay, việc mềm hóa các dạng điều chế, thực hiện cácthiết kế vô tuyến bằng cấu hình mềm đang phát triển mạnh,đem lại khả năng thích ứng cao và có thế tái sử dụng, cấu hìnhlại theo yêu cầu. Trên thế giới xu hướng sử dụng phần mềm đểđịnh nghĩa phần cứng và thực hiện trên chíp trắng đã được sửdụng rộng rãi, các thiết bị hiện đại đều sử dụng công nghệ nàythay thế dần công nghệ chíp chuyên dụng như trước đây. Việc mềm hóa các phần cứng mang lại nhiều hiệu quảthiết thực. Giảm thiểu độ rủi ro so với khi thiết kế hoàn toànbằng phần cứng. Điều quan trọng là có thể thiết kế một lần vàdùng lại, có phần mềm hỗ trợ mô phỏng trước khi thực hiệntrên phần cứng. Đó là những lợi ích mà phương pháp thiết kếmới mang lại. Một vấn đề quan trọng trong thiết bị thông tin vô tuyếndựa trên công nghệ xử lý tín hiệu số đó là các phương thức điềuchế, giải điều chế tín hiệu cùng với các giải pháp, thuật toánthực hiện. Với ưu điểm vượt trội của công nghệ FPGA và ngônngữ mô tả phần cứng (VHDL), tôi đã chọn đề tài luận văn là:“Thiết kế bộ điều chế - giải điều chế QPSK trên FPGA”.2. Mục đích nghiên cứu Mục đích của đề tài là nghiên cứu kỹ thuật điều chế vàgiải điều chế tín hiệu, ứng dụng thuật toán xử lý tín hiệu số thiếtkế bộ điều chế tín hiệu QPSK và bộ giải điều chế QPSK trêncông nghệ chíp trắng lập trình được (FPGA) sử dụng ngôn ngữmô tả phần cứng (VHDL). Luận văn được chia làm 3 chương:Chương 1 Tổng quan Trình bày tổng quan, ngắn gọn về lý thuyết điều chế giảiđiều chế tín hiệu, các loại điều chế cơ bản. Nghiên cứu kỹ thuậtđiều chế và giải điều chế QPSK, kỹ thuật tổng hợp tần số trực 2tiếp DDS và thuật toán CORDIC để thiết kế bộ tổng hợp số trựctiếp DDS.Chương 2 Thiết kế và thực hiện bộ điều chế và giải điều chếQPSK trên FPGA Ứng dụng thuật toán Cordic trong thiết kế bộ tổng hợptần số trực tiếp DDS trên FPGA, thực hiện thiết kế bộ điều chế,giải điều chế QPSK trên FPGA, các mô đun trong thiết kế đượclập trình bằng ngôn ngữ mô tả phần cứng VHDL. Các kết quảthiết kế được mô phỏng trên phần mềm ModelSim và thửnghiệm trên phần cứng.Chương 3 Kết quả và nhận xét Thực thi trên phần cứng và so sánh kết quả thực tế vớikết quả mô phỏng. 3 Chương 1 - TỔNG QUAN1.1 Lý thuyết điều chế và giải điều chế tín hiệu1.1.1 Các tín hiệu điều chế và sóng mang vô tuyến Một khối k bit từ chuỗi an  có thể được biểu diễnbằng một trong M = 2k trạng thái có thể có của tín hiệu bănggốc. Các trạng thái của tín hiệu băng gốc và tín hiệu RF còn cóthể được biểu diễn ở dạng tổng quát hơn dưới dạng các tínhiệu ui(t) và si(t) tương ứng. Các tín hiệu này không nhất thiếtphải không thay đổi trong thời gian tồn tại của 1 bit. Điều nàycó nghĩa là việc điều chế số đơn giản chỉ là việc xử lý lựa chọnmột trong M = 2k tín hiệu băng gốc hoặc tín hiệu RF có thể cóvà gán tín hiệu náy cho một khối k bit.1.1.2 Điều chế băng gốc Một tín hiệu NRZ (không trở về 0) là tín hiệu luôn giữ ởmột giá trị không đổi khác 0 trong suốt thời gian tồn tại của mộtbit (Tbit). Ngược lại là một tín hiệu RZ (trở về 0), đó là tín hiệuchỉ có giá trị khác 0 trong một phần của Tbit, ví dụ Tbit/2 và quayvề 0 trong thời gian còn lại. Tín hiệu có thể là đơn cực hoặclưỡng cực. Nếu đơn cực, một trong hai kí hiệu logic được mô tảbởi một điện áp hữu hạn (dương hoặc âm) còn trạng thái kiabằng 0V. Các tín hiệu lưỡng cực biểu diễn hai kí hiệu logicbằng các điện áp có chiều phân cực ngược nhau.1.1.3 Mô tả tín hiệu RF Biểu thức:s(t )  2Ebit / Tbit .a(t ).cos[2 fct   (t )] 4biểu diễn tín hiệu RF như một hàm thực, trong đó Ebit là nănglượng được truyền trên mỗi bit. Vì vậy biểu thức 2 Ebit / Tbit làđiện áp trên một điện trở 1. Số hạng a(t) cho biết biên độ làmột hàm của thời gian, fc(t) là tần số sóng mang là một hàm củathời gian và (t) là pha tức thời. Để đơn giả ...