Bài giảng Thiết kế logic số: Lecture 4.1 - TS. Hoàng Văn Phúc

Bài giảng Thiết kế logic số: Lecture 4.1 với mục đích chính nhằm đánh giá hiệu quả của thiết kế, vai trò của yếu tố thuật toán trong bài toán thiết kế số, các thuật toán cơ bản của các mạch cộng, mạch dịch.
Nội dung trích xuất từ tài liệu:
Bài giảng Thiết kế logic số: Lecture 4.1 - TS. Hoàng Văn PhúcThiết kế logic số(Digital logic design)Chương IV: Thiết kế các mạch số thông dụngTS. Hoàng Văn PhúcBộ môn KT Xung, số, Vi xử lýhttps://sites.google.com/site/phucvlsi/teaching1/2014Mục đích, nội dungMục đích: Cách đánh giá hiệu quả của thiếtkế, vai trò của yếu tố thuật toán trong bàitoán thiết kế số, các thuật toán cơ bản củacác mạch cộng, mạch dịch.Nội dung: Khối cộng thấy nhớ trước. Khốidịch không sử dụng toán tử.Thời lượng: 3 tiết bài giảng2Mạch cộng nối tiếp (CRA: Carry Ripple Adder)ABCoutSumCinĐánh giá hiệu quả của sơ đồ thiết kế?3Định nghĩaĐn1: Cổng tương đương là một cổnglogic bất kỳ 2 đầu vào.Đn2: Một lớp trễ (level) là độ trễ củamột cổng logic bất kỳ 2 đầu vào.________________________________________________Với thiết kế ASIC trên thư viện chuẩn, người ta thường dùngmạch NAND 2 đầu vào làm đơn vị tính cổng tương đương4Mạch cộng nối tiếp (CRA: Carry Ripple Adder)ABCoutSumCinTài nguyên: 5 x NN: số bit (số tầng FA)Tốc độ (Độ trễ): 2 x N +15