Bài giảng Thiết kế mạch số dùng HDL - Chương 4: Thiết kế luận lý với Verilog

Bài giảng Thiết kế mạch số dùng HDL - Chương 4: Thiết kế luận lý với Verilog có nội dung trình bày giới thiệu về HDLs và verilog; mô hình cấu trúc cho mạch luận lý tổ hợp; Mô phỏng luận lý, kiểm chứng thiết kế và phương pháp luận kiểm tra; thời gian trễ truyền lan;... Mời các bạn cùng tham khảo!
Nội dung trích xuất từ tài liệu:
Bài giảng Thiết kế mạch số dùng HDL - Chương 4: Thiết kế luận lý với Verilogdce 2008 Thiết kế mạch số với HDL Chương 4: Thiết kế luận lý với g Verilog 008 ng 20 Nội dung chính • Giới thiệu về HDLs và verilog • Mô hình cấu trúc cho mạch luận lý tổ hợp Engineerin • Mô phỏng luận lý, kiểm chứng thiết kế và ph ơng pháp lluận phương ận kiểm tra • Thời gian trễ truyền lan omputer E • Mô hình bảng sự thật cho mạch luận lý tổ hợp và tuần tự với VerilogCo Advanced Digital Design with the Verilog HDL – 2 chapter 4 ©2008, Pham Quoc Cuong 008 ng 20 Nội dung chính • Giới thiệu về HDLs và verilog • Mô hình cấu trúc cho mạch luận lý tổ hợp Engineerin • Mô phỏng luận lý, kiểm chứng thiết kế và ph ơng pháp lluận phương ận kiểm tra • Thời gian trễ truyền lan omputer E • Mô hình bảng sự thật cho mạch luận lý tổ hợp và tuần tự với VerilogCo Advanced Digital Design with the Verilog HDL – 3 chapter 4 ©2008, Pham Quoc Cuong 008 ng 20 Giới thiệu HDLs • HDLs (Hardware Description Languages)  Không là một ngôn ngữ lập trình Engineerin  Tựa C  Thêm những chức năng mô hình hóahóa, mô phỏng chức năng  Verilog vs vs. VHDL omputer E • Các bước thiết kế bằng HDL  Mô tả mạch từ khóa  Biên dịch để kiểm tra cú pháp (syntax)  Mô phỏng hỏ để kiểm kiể tra t chức hứ năng ă củaủ mạch hCo Advanced Digital Design with the Verilog HDL – 4 chapter 4 ©2008, Pham Quoc Cuong 008 ng 20 Engineerin Phương pháp luận thiết kế HDL Đặc tả bằng HDL Cấu trúc/hành vi của mạch Mô phỏng Tổng hợp omputer E Kiểm tra: thiết kế đã đúng yêu cầu chưa? Ánh xạ đặc tả thành các hiện thực Chức năng: Hành vi I/O Mức thanh ghil (Kiến trúcl) Mức luận lý (Cổng) Mức transistor (Điển tử) Timing: Waveform BehaviorCo Advanced Digital Design with the Verilog HDL – 5 chapter 4 ©2008, Pham Quoc Cuong 008 Mô hình cấu trúc và mô hình hành vi trong HDLs ng 20 • Cấu trúc (Structural) chỉ tra cấu trúc phần cứng thật sự của mạch Engineerin  Mức trừu tượng thấp ấ • Các cổng cơ bản (ví dụ and, or, not) • Cấu trúc phân cấp thông qua các module  Tương tự lập trình hợp ngữ • Hành vi (Behavioral) chỉ ra hoạt động của mạch t ê các trên á bit bits omputer E ...