Danh mục

Bài tập công nghệ IC

Số trang: 6      Loại file: pdf      Dung lượng: 242.01 KB      Lượt xem: 15      Lượt tải: 0    
Thu Hiền

Hỗ trợ phí lưu trữ khi tải xuống: 3,000 VND Tải xuống file đầy đủ (6 trang) 0
Xem trước 2 trang đầu tiên của tài liệu này:

Thông tin tài liệu:

Tài liệu tham khảo Bài tập lập trình máy tính về Bài tập công nghệ IC
Nội dung trích xuất từ tài liệu:
Bài tập công nghệ IC DANH SÁCH BÀI T P CHƯƠNGCHƯƠNG I: CÔNG NGH ASIC VÀ FPGA 1. Phát bi u c a nh lu t Moore. 2. M ch tích h p là gì, các l p c a m t vi m ch ư c s p x p và ch t o như th nào 3. Các c p tích h p c a m ch tích h p và c a chúng, các lo i óng v . 4. Phân bi t TTL và CMOS. 5. ASIC là gì, phân lo i ASIC theo m c chuyên dùng 6. c i m c a Gate Arrays và Standard cells 7. C u trúc c a PLA, s khác bi t gi a PAL và PLA 8. C u trúc chung c a FPGA, s khác bi t gi a FPGA và CPLD 9. Có th t thi t k m t CPU trên FPGA ư c không? Vì sao? 10. T i sao g i l p trình FPGA là l p trình ph n c ng.CHƯƠNG II: H XILINX SPARTAN-3E FPGA 1. c i m c a các h Spartan-3E FPGA 2. Ki n trúc chung c a Xilinx Spartan-3E FPGA 3. C u trúc c a m t ô logic 4. Các tài nguyên trong m nh SLICEM và SLICEL 5. C u trúc c a LUT 6. C u hình các LUT như RAM phân tán như th nào 7. c i m c a b ng phát tri n Spartan-3E FPGA 8. c i m c a chip Xilinx XC3S1600E-4FGG484 FPGA 9. B Kit phát tri n Spartan-3E g m nh ng gì 10. Sơ kh i và các ch c năng c a b x lý m m MicroBlaze 32-bitCHƯƠNG III: NGÔN NG MÔ T PH N C NG VHDL 1. Xác nh tính kích thư c (scalar, 1D, 2D, ho c 1Dx1D) c a các tín hi u ã cho. Hãy vi t ví d s cho t ng tín hi u. 2. Cho b d n kênh hình 3.120 dư i ây Hãy i n vào nh ng ch tr ng c a mã VHDL sau ây: LIBRARY ……..; USE ……………..all; ENTITY mux IS PORT (a, b : in ………….…. (3 downto 0); s : in …………………….…..; o : in ………….…..(3 downto 0)); END ….; ARCHITECTURE behavior OF mux IS BEGIN o …. : out ……..……).;END ………….;--------Phương án song song-------------------ARCHITECTURE behavior_par OF …….…….. IS …………… s1, s2, c1, c2 :…………………..;BEGIN -- behavior --Half adder 1 s1 7. Thi t k m ch sau:8. Thi t k m ch sau:9. Thi t k m ch sau:10. Thi t k m ch sau:CHƯƠNG IV: L P TRÌNH FPGA V I B NG PHÁT TRI N SPARTAN-3E 1. Thi t k m ch c ng BCD và hi n th LED b y o n: a) Thi t k m ch chuy n i nh phân 4 bit sang BCD (2 digit, nhưng ch c n 5 bit). b) Thi t k m ch chuy n i nh phân 8 bit sang BCD (2 digit). c) Thi t k m ch c ng song song 2 s BCD (1 digit). d) S d ng các thi t k a. và b. làm các component cho m ch c ng 2 s BCD 2 digit, k t qu ra là 2 digit 1/2 (2 digit rư i). e) Thi t k m ch hi n th BCD ra b y o n. f) Ráp l i các ph n c) và d) thành 1 m ch hoàn ch nh c ng 2 s nh phân vào và ho ra k t qu BCD. 2. Thi t k b m Johnson 4 bit: a) Vi t mã VHDL cho JK flifpflop kích c nh lên. b) Dùng a. thi t k m ch m Johnson 4 bit. c) Vi t tr c ti p không s d ng a) 3. Cho trư c m ch m sau: a) Hãy tìm chu i m c a m ch m này. b) Vi t mã VHDL cho m ch trên. c) Dùng b. thi t k m ch m 16 bit có ch c năng tương t như m ch m 4 bit. d) Có th vi t t ng quát thành m ch m N bit theo ch c năng tương t c a a? N u ư c hãy vi t mã VHDL cho nó. Thi t k m ch i u khi n èn 8 LED ơn v i yêu c u như sau: i m sáng ch y t phái 4. sang trái và t trái sang ph i theo xung clock và có 1 chân cho phép E tích c c m c 0. Thi t k m ch có ch c năng gi ng IC4017. 5. Thi t k m ch có ch c năng gi ng IC4017 nhưng g m có 20 ngõ ra. 6. Thi t k m ch m nh phân 4 bit – m lên, m xu ng dư c i u khi n b ng tín hi u 7. UD ( UD = 0 thì m lên, UD = 1 thì m xu ng ), có m t tín hi u CLK, m t tín hi u CLR, có thêm ch c năng t trư c s m như IC 74193. Thi t k m ch m BCD t 000 n 999 – m lên, m xu ng dư c i u khi n b ng 8. tín hi u UD ( UD = 0 thì m lên, UD = 1 thì m xu ng ), có m t tín hi u CLK, m t tín hi u CLR, có gi i mã hi n th ra 3 LED 7 o n – dùng quét. Mô t m ch có 3 nút nh n A, B, C: Khi nh n nút A thì m ch t o ra 5 xung r i ng ng, 9. khi nh n nút B thì m ch t o ra 10 xung r i ng ng, khi nh n nút C thì m ch t o ra 15 xung r i ng ng. Cho xung clock ngõ vào có t n s b ng 1Hz. Thi t k m ch có 8 ngõ ra và ccs ngõ vào g m: 1 clk, 1 clr, 1 ngõ vào S: S = 0 thì m ch 10. m Johnsom, S = 1 thì m ch m vòng, 1 ngõ vào Pause bbinhf thư ng m c 1: khi nút pause thì m ch m s ng ng m và sau 5 xung thì m ch s m t i p.CHƯƠNG V: S D NG ALDEC ACIVE-HDL 1. Thi t k m ch gi i mã led 7 o n lo i gi ng như IC 74247. 2. Thi t k m ch gi i mã led 7 o n lo i gi ng như IC 4511. 3. Thi t k m ch a h p 16 ngõ vào, 1 ngõ ra và 3 ngõ l a ch n. 4. Thi t k m ch gi i a h p 1 ngõ vào, 16 ngõ ra và 4 ngõ l a ch n. 5. Thi t k m ch gi i a h p gi ng như IC 74151. 6. Thi t k m ch chuy n i s nh phân 8 bit thành s BCD. 7. Thi t k m ch chuy n i t s BCD thành s nh phân. 8. Thi t k m ch ki m tra ch n l c a m t s nh phân 8 bit, n u là s ch n thì èn ch n sáng, n u là s l thì èn l sáng. 9. Thi t k m ch ki m tra 8 bit ngõ vào xém có ph i là s BCD hay không, n u úng thì èn BCD sáng, n u sai thì èn nh phân sáng. 10. Thi t k m ch ki m tra m t s nh phân 8 bit bi t các trang thái là s nh phân ch n hay l , lơn hơn 100, b ng 100 hay nh hơn 100.

Tài liệu được xem nhiều: