Đánh giá các thuật toán ước lượng mù trong bù sai lệch định thời cho các bộ ADC ghép xen thời gian

Bài viết phân tích hiệu quả của việc sử dụng thuật toán bình phương trung bình cực tiểu (Least Mean Square) và thuật toán bình phương cực tiểu đệ quy (Recursive least squares - RLS) trong bù sai lệch định thời cho TIADC. Phân tích này nhằm đánh giá hiệu quả bù sai lệch thông qua việc quan sát phổ đầu ra, thể hiện qua các tham số tỉ số tín hiệu trên nhiễu và méo (signal-to-noise and distortion ratio - SNDR), dải động không chứa hài (spurious-free dynamic range - SFDR) và tốc độ hội tụ của việc ước lượng. Mời các bạn cùng tham khảo!
Nội dung trích xuất từ tài liệu:
Đánh giá các thuật toán ước lượng mù trong bù sai lệch định thời cho các bộ ADC ghép xen thời gian Đánh giá các thuật toán ước lượng mù trong bù sai lệch định thời cho các bộ ADC ghép xen thời gian Hoàng Thị Yến∗ , Tạ Văn Thành∗ , Lê Đức Hân∗ , Trịnh Xuân Minh∗ , Hoàng Văn Phúc∗ , Đỗ Ngọc Tuấn† ∗ Đại học Kỹ thuật Lê Quý Đôn, Hà Nội, Việt Nam † Đại học Thông tin Liên lạc, Nha Trang, Khánh Hòa Email: hoangyenmta@gmail.com f s Tóm tắt nội dung—Sai lệch giữa các kênh trong các Bộ I 0(t ) M y 0 >n@ ADC0 chuyển đổi tương tự - số ghép xen thời gian (TIADCs) MT s gây ra méo trong phổ đầu ra, ảnh hưởng tới khả năng I (t ) 1 f s M I 0(t ) làm việc của các Bộ chuyển đổi tương tự - số (ADC). Vì x(t ) y1 > n@ y[n ] ADC1 T I (t ) s vậy, việc bù sai lệch cho các kênh của TIADC là hết sức Mux 1 cần thiết. Trong bài báo này, nhóm tác giả phân tích hiệu I (t ) f s I (t ) quả của việc sử dụng thuật toán bình phương trung bình M M 1 M 1 y M 1 > n @ ADC M 1 cực tiểu (Least Mean Square) và thuật toán bình phương cực tiểu đệ quy (Recursive least squares - RLS) trong bù (a) (b) sai lệch định thời cho TIADC. Phân tích này nhằm đánh giá hiệu quả bù sai lệch thông qua việc quan sát phổ đầu Hình 1. Cấu trúc và giản đồ thời gian của TI-ADC M kênh ra, thể hiện qua các tham số tỉ số tín hiệu trên nhiễu và méo (signal-to-noise and distortion ratio - SNDR), dải động không chứa hài (spurious-free dynamic range - SFDR) và tốc độ hội tụ của việc ước lượng. Điều này được thể hiện thời rm Ts , với m = 0, 1, ..., M − 1, trong đó rm là độ qua kết quả mô phỏng. sai lệch định thời tương đối so với chu ký lấy mẫu như chỉ ra trong hình 2. Các sai lệch kênh này tạo ra các I. GIỚI THIỆU hài trong phổ tần đầu ra [2], [3], và làm giảm hiệu năng Trước sự phát triển của các hệ thống truyền thông số, hoạt động của TIADC. Vì vậy, chúng làm giảm tỉ số các chuẩn truyền thông mới, hiệu năng của các ADC tín hiệu trên nhiễu và méo (SNDR) và dải động không đơn đang bị giới hạn bởi tốc độ, độ phân giải và độ chứa hài (SFDR) [3]. Chính vì vậy, hiệu chỉnh các sai chính xác. Để khắc phục được các hạn chế này thì ADC lệch kênh trong TIADC là việc làm cần thiết. ghép xen thời gian (Time-interleaved Analog-to-Digital Trong những năm gần đây, hiệu chỉnh sai lệch khuếch Converter - TIADC) là một giải pháp đầy hứa hẹn. Giải pháp này sử dụng nhiều ADC đơn hoạt động song song và lấy mẫu xen kẽ nhau về mặt thời gian [1], [2]. Trong cấu trúc TIADC M kênh, mỗi kênh lấy mẫu với tần số fs /M . Do đó về mặt lý thuyết, TIADC M kênh tương đương với một ADC mà có tốc độ lấy mẫu tăng M lần như minh họa trong hình 1. Về mặt lý tưởng, đặc tính hàm truyền của các kênh là hoàn toàn giống nhau. Tuy nhiên, trong thực tế, do sai lệch trong quá trình xử lý, sự biến đổi của nguồn cung cấp, nhiệt độ và độ tuổi của các thành phần điện tử. . . mà trong TIADC xảy ra các sai lệch kênh. Mỗi kênh trong một TIADC M kênh được đặc trưng bởi sai lệch một chiều Om , sai lệch khuếch đại gm và sai lệch định Hình 2. Các sai lệch kênh trong TIADC 78 đại và sai lệch định thời đã được nghiên cứu [5]-[11]. là đáp ứng tần số của bộ vi ph ...