Mô hình tính toán và Kiến trúc mảng tái cấu hình cấu trúc thô cho các ứng dụng điều khiển hiệu năng cao

Bài viết đề xuất mô hình tính toán và kiến trúc một mảng tái cấu hình cấu trúc thô CGRA (Coarse-Grained Reconfigurable Architecture) cho các ứng dụng điều khiển đòi hỏi hiệu năng tính toán cao. Đây là một mô hình tính toán mới nhằm giải quyết các vấn đề liên quan tới thông lượng tính toán lớn trong khi vẫn phải cân bằng các yếu tố: độ phức tạp, tính mềm dẻo và hiệu năng hoạt động của hệ thống. Mảng CGRA được đề xuất trong bài báo có thể được tích hợp như một phần tử tính toán trong các hệ thống SoC (System-onchip) có khả năng cấu hình động ứng dụng trong kỹ thuật điều khiển. Mời các bạn cùng tham khảo!
Nội dung trích xuất từ tài liệu:
Mô hình tính toán và Kiến trúc mảng tái cấu hình cấu trúc thô cho các ứng dụng điều khiển hiệu năng cao HộiHội Thảo Quốc Gia 2015 về Điện Tử, Truyền Thông và Công Nghệ Thông Tin (ECIT 2015) Thảo Quốc Gia 2015 về Điện Tử, Truyền Thông và Công Nghệ Thông Tin (ECIT 2015) Mô hình tính toán và Kiến trúc mảng tái cấu hình cấu trúc thô cho các ứng dụng điều khiển hiệu năng cao Nguyễn Đức Nam, Trần Quang Vinh, Nguyễn Kiêm Hùng Khoa Điện tử - Viễn thông, Trường Đại học Công nghệ, Đại học Quốc gia Hà Nội Email: kiemhung@vnu.edu.vn Abstract— Trong bài báo này, chúng tôi đề xuất mô hình tính nghiêm trọng của loại cấu trúc này là công suất tiêu thụ, toán và kiến trúc một mảng tái cấu hình cấu trúc thô CGRA (Coarse-Grained Reconfigurable Architecture) cho các ứng dụng trễ lan truyền tín hiệu và diện tích thực thi lớn [1]. điều khiển đòi hỏi hiệu năng tính toán cao. Đây là một mô hình - Kiến trúc thô tập trung vào khả năng xử lý dữ liệu và tính toán mới nhằm giải quyết các vấn đề liên quan tới thông thiết lập cấu hình theo nhóm bit với các khối chức năng lượng tính toán lớn trong khi vẫn phải cân bằng các yếu tố: độ phức tạp, tính mềm dẻo và hiệu năng hoạt động của hệ thống. phức tạp (ví dụ ALU (Arithmetic-logic Unit), bộ nhân, Mảng CGRA được đề xuất trong bài báo có thể được tích hợp …). Các cấu trúc này thường được thiết kế nhắm tới như một phần tử tính toán trong các hệ thống SoC (System-on- chip) có khả năng cấu hình động ứng dụng trong kỹ thuật điều một dải các ứng dụng xác định thay vì bất kỳ một ứng khiển. Kiến trúc được đề xuất đã được mô hình hóa bằng ngôn dụng nào như cấu trúc tinh. Các cấu trúc thô đạt được ngữ VHDL nhằm mục đích mô phỏng và kiểm thử trên FPGA. Một số ứng dụng đã được ánh xạ và chạy trên kiến trúc CGRA sự dung hòa giữa các chỉ tiêu về tính mềm dẻo, hiệu nhằm kiểm chứng khả năng ứng dụng linh hoạt của kiến trúc năng và công suất tiêu thụ. được đề xuất cho một dải các ứng dụng điều kiển khác nhau. Hiện nay trên thế giới đã có nhiều nghiên cứu khác nhau Keywords- kỹ thuật tái cấu hình, tính toán song song, vi mạch về các kiến trúc mảng tái cấu hình cấu trúc thô CGRA lập trình, kiến trúc mảng tái cấu hình cấu trúc thô, CGRA (Coarse-Grained Reconfigurable Architecture). Mỗi nghiên cứu đưa ra một kiến trúc đặc trưng riêng với các ưu nhược I. GIỚI THIỆU điểm khác nhau, hướng tới một số ứng dụng cụ thể. Hai mô Tư duy sử dụng cấu trúc mảng gồm nhiều phần tử xử lý hình chính nhóm tác giả tham khảo là REMUS[2][3] và trong tính toán song song được tiếp cận từ nhiều năm nay. ADRES[4]. Trong một mảng tính toán như vậy, các phần tử xử lý có thể có cấu trúc và tính năng rất đa dạng và phong phú. Ở một hệ thống lớn, các phần tử này có thể là các vi mạch như DSP (Digital Signal Processor), bộ xử lý, hay thậm chí là các hệ máy tính. Ở mức vi mạch, các phần tử trong mảng là các khối xử lý có cấu trúc ở mức thấp hơn (ví dụ: các lõi CPU (Central Processing Unit) trong GPU (Graphics Processor Unit), các tế bào logic trong FPGA (Field Programable Gate Array), hay các tế bào thô trong trong PSoC (Programable System-on- Chip, …). Ở mức thứ hai, cấu trúc của các phần tử xử lý có thể tiếp tục được phân chia thành loại cấu trúc tinh (fine- grained fabrics) và loại cấu trúc thô (coarse-grained fabrics). Mỗi loại cấu trúc này có những đặc trưng cơ bản riêng như: - Cấu trúc tinh tập trung vào khả năng xử lý dữ liệu và Hình 1: Kiến trúc ADRES thiết lập cấu hình ở mức bit (ví dụ LUT (Look-up Table), cổng logic, …). Loại cấu trúc này có ưu điểm là ADRES (Architecture for Dynamically Reconfigurable tính mềm dẻo rất cao, nó cho phép có thể thực thi hầu Embedded System) là một kiến trúc hướng tới các ứng dụng như bất cứ loại mạch số nào. Tuy nhiên nhược điểm nhúng với các hệ thống tích hợp trên một chip đơn SoC (Sytem-on-Chip). Bộ vi xử lý VLIW (Very Large Instruction ISBN: 978-604-67-0635-9 431 431 Hội Thảo Hội Thảo Quốc Quốc GiaGia 2015 2015 vềvềĐiện ĐiệnTử, Tử,Truyền TruyềnThông Thông và vàCông CôngNghệ NghệThông Tin Tin Thông (ECIT 2015) ...