Sử dụng phương pháp nội suy B-Spline để đánh giá sai số trong miền tần số của bộ biến đổi tín hiệu DAC
Thông tin tài liệu:
Nội dung trích xuất từ tài liệu:
Sử dụng phương pháp nội suy B-Spline để đánh giá sai số trong miền tần số của bộ biến đổi tín hiệu DAC TẠP CHÍ KHOA HỌC & CÔNG NGHỆ CÁC TRƯỜNG ĐẠI HỌC KỸ THUẬT SỐ 74 - 2009 SỬ DỤNG PHƯƠNG PHÁP NỘI SUY BSPLINE ĐỂ ĐÁNH GIÁ SAI SỐ TRONG MIỀN TẦN SỐ CỦA BỘ BIẾN ĐỔI TÍN HIỆU DAC USING BSPLINE INTERPOLATION METHOD TO ESTIMATE THE INFORMATION ERROR IN FREQUENCE DOMAIN OF DAC Nguyễn Doãn Phước Trường Đại học Bách khoa Hà Nội TÓM TẮT Bộ chuyển đổi tín hiệu DAC có nhiệm vụ khôi phục tín hiệu từ dạng số sang tương tự. Việc khôi phục tín hiệu đó sẽ gây ra sai lệch thông tin mà tín hiệu cần truyền tải. Bài báo sử dụng phương pháp nội suy BSpline để phân tích sai lệch trên trong miền tần số, mà ở đó bản chất chuyển đổi tín hiệu từ dạng số sang tương tự được nhìn nhận như một phép nội suy hàm liên tục từ dãy các giá trị đo được của nó. Kết quả nghiên cứu cho thấy mọi bộ biến đổi DAC làm việc theo nguyên tắc nội suy B pline bậc chẵn lớn hơn 0 đều có nguy cơ tạo ra một tín hiệu liên tục với sai số lớn trong miền tần số, thậm chí còn tồn tại những điểm tần số mà ở đó sai số thông tin là vô cùng. ABSTRACT The DAC is an equipment often used for reconstruction of continuous signal from its sample data. This reconstruction procedure causes obviously an information error, which is carried out by the signal, such as the error in frequence domain. The essences of this error have been analysed in this paper by using BSpline interpolation techniques to describe the mapping from digital values of a signal to its analog expresssion. The obtained analysing results of this paper show that the using of DA converter, which is based on Bspline of even grade excepting the zerro grade, will bring a huge information error in frequence domain, even infinite in some frequences. I. ĐẶT VẤN ĐỀ X(j), Y(j) là ký hiệu chỉ ảnh Fourier của các Hình 1 mô tả nguyên lý làm việc của các tín hiệu liên tục x(t) và y(t) được tính trong thiết bị DAC để khôi phục tín hiệu liên tục x(t) khoảng thời gian [0,NT]. từ dãy các giá trị đo được của nó {xk}, k=0,1, ..., N, trong khoảng thời gian hữu hạn [0,NT], trích mẫu x(t) {xk} y(t) trong đó xk=x(kT) và T là chu kỳ trích mẫu tín DAC hiệu. Kết quả thu được là tín hiệu liên tục y(t) X(j) X*(j) Y(j) và tín hiệu này có quan hệ: y(kT) = x(kT), k=0,1, ... , N (1) Hình 1. Mô tả quá trình khôi phục tín hiệu với tín hiệu gốc x(t). Các bộ khôi phục tín hiệu khác nhau sẽ tạo ở đầu ra những tín hiệu liên Đã có nhiều công trình nghiên cứu vấn tục khác nhau. Hiển nhiên là từ dãy hữu hạn đề được đặt ra ở trên như [1,4,5]. Tiếp cận theo {xk} các giá trị ta sẽ có vô số hàm liên tục y(t) hướng tương tự, nhưng với công cụ nội suy thỏa mãn điều kiện (1), nên về nguyên tắc cũng BSpline, bài báo này sẽ xem quá trình khôi sẽ có vô số các bộ biến đổi DAC. Vấn đề phục tín hiệu của bộ biến đổi DAC chính là nghiên cứu đặt ra ở đây là cần phải chỉ ra được việc nội suy từng đoạn dãy giá trị {xi}, bộ biến đổi DAC nào sẽ cho ra sai lệch thông i=m,m+1, ... ,2m1 với mỗi đoạn có m giá trị, tin trong miền tần số tính theo: để được N hàm liên tục yi(t), i=1, m sup Y( j) X( j) (2) ..., N , trong đó ký hiệu [x] chỉ phép tính m đủ nhỏ chấp nhận được, chẳng hạn như trong lấy phần nguyên của số thực x. Sau đó “dán” một dải sai lệch đủ nhỏ cho trước, trong đó các hàm liên tục yi(t) này với nhau thành tín 19 TẠP CHÍ KHOA HỌC & CÔNG NGHỆ CÁC TRƯỜNG ĐẠI HỌC KỸ THUẬT SỐ 74 - 2009 hiệu y(t) trơn, khả vi m1 lần. Nguyên tắc nội trong đó 1(t) là ký hiệu chỉ hàm Heviside. Với suy BSpline này mô tả đúng quy trình khôi công thức trên thì rõ ràng hàm fm(t) nhận giá trị phục tín hiệu của bộ biến đổi DAC bậc m. m 1 cực đại tại T và có ảnh Fourier là: II. MÔ HÌNH HÓA KHỐI DAC BẬC m 2 BẰNG PHÉP NỘI SUY BSPLINE m 1 1 e jT Cũng giống như các phương pháp nội suy Fm ( j) nói chung, nội suy BSpline là phương pháp jT được xây dựng dựa trên các hàm mô hình cục Ta sẽ sử dụng công thức mô tả hàm f m(t) bộ, gọi là hàm BSpline gốc. Ký hiệu hàm như trên để mô hình hóa quá trình biến đổi BSpline gốc bậc m là fm(t), m=0,1, ... thì theo {xk}y(t). Nhằm có được lượng thông tin Bezier [1], [4], [6] tất cả các hàm BSpline gốc entropie lớn trong mỗi khoảng cục bộ [6], tức là sẽ có quan hệ truy hồi với nhau như sau: trong các khoảng cục bộ i=m,m+1, ... ,2m1 ...
Tìm kiếm theo từ khóa liên quan:
Phương pháp nội suy B-Spline Bộ biến đổi tín hiệu DAC Mô hình hóa khối DAC Phép nội suy B-Spline Sai số thông tinTài liệu cùng danh mục:
-
Tóm tắt về giảm bậc cho các mô hình: một giải pháp mang tính bình phẩm.
14 trang 463 0 0 -
33 trang 459 0 0
-
Đề cương chi tiết học phần Trí tuệ nhân tạo
12 trang 414 0 0 -
Kỹ thuật phân lớp để giải mã hiệu quả mã LDPC trong hệ thống thông tin di động 5G
13 trang 296 0 0 -
Đề cương chi tiết học phần Vi xử lý
12 trang 277 0 0 -
6 trang 237 0 0
-
Thiết kế mạch khuếch đại tạp âm thấp băng Ku ứng dụng cho hệ thống thu vệ tinh Vinasat
3 trang 221 0 0 -
Nghiên cứu giả lập thủ tục RACH trong mạng 5G
6 trang 211 0 0 -
Thiết kế mạch khuếch đại công suất băng S ứng dụng cho hệ thống thông tin di động 5G
3 trang 208 0 0 -
12 trang 182 0 0
Tài liệu mới:
-
Khảo sát tình trạng dinh dưỡng trước mổ ở người bệnh ung thư đại trực tràng
9 trang 20 0 0 -
94 trang 17 0 0
-
Tham vấn Thanh thiếu niên - ĐH Mở Bán công TP Hồ Chí Minh
276 trang 18 0 0 -
Kết hợp luân phiên sóng T và biến thiên nhịp tim trong tiên lượng bệnh nhân suy tim
10 trang 17 0 0 -
Đề thi giữa học kì 1 môn Ngữ văn lớp 9 năm 2024-2025 có đáp án - Trường THCS Nguyễn Trãi, Thanh Khê
14 trang 20 0 0 -
Đánh giá hiệu quả giải pháp phát triển thể chất cho sinh viên Trường Đại học Kiến trúc Hà Nội
8 trang 17 0 0 -
Tỉ lệ và các yếu tố liên quan đoạn chi dưới ở bệnh nhân đái tháo đường có loét chân
11 trang 18 0 0 -
39 trang 18 0 0
-
Đề thi học kì 1 môn Tiếng Anh lớp 6 năm 2024-2025 có đáp án - Trường TH&THCS Quang Trung, Hội An
6 trang 18 1 0 -
Tôm ram lá chanh vừa nhanh vừa dễRất dễ làm, nhanh gọn mà lại ngon. Nhà mình
7 trang 18 0 0