Về một kiến trúc mạng nơ-ron nhân tạo trên FPGA ứng dụng trong nhận dạng chữ số viết tay

Bài viết đề xuất một kiến trúc mạng nơ-ron nhân tạo lan truyền thẳng 2 lớp ứng dụng trong bài toán nhận dạng chữ số viết tay thực thi trên phần cứng cấu hình lại FPGA (Field Programmable Gate Array). Kiến trúc mạng nơ-ron đề xuất được tổng hợp và thử nghiệm trên thiết bị FPGA Virtex-5 XC5VLX110T của Xilinx. Kết quả thử nghiệm với tập dữ liệu chữ số viết tay MNIST cho tỉ lệ nhận dạng đúng là 90.88%. Mạng nơron được thiết kế chiếm 41% tài nguyên phần cứng, đạt tần số hoạt động tối đa là 205 MHz. Mời các bạn cùng tham khảo!
Nội dung trích xuất từ tài liệu:
Về một kiến trúc mạng nơ-ron nhân tạo trên FPGA ứng dụng trong nhận dạng chữ số viết tay Hội+ӝL7KҧR4XӕF*LDYӅĈLӋQ7ӱ7UX\ӅQ7K{QJYj&{QJ1JKӋ7K{QJ7LQ(&,7 Thảo Quốc Gia 2015 về Điện Tử, Truyền Thông và Công Nghệ Thông Tin (ECIT 2015) Về một kiến trúc mạng nơ-ron nhân tạo trên FPGA ứng dụng trong nhận dạng chữ số viết tay Nguyễn Thị Kim Anh 1,2, Nguyễn Trường Thọ1, Huỳnh Việt Thắng1 1 Trường Đại học Bách khoa – Đại học Đà Nẵng, 2Trường Đại học Nông Lâm – Đại học Huế Emails: nguyenthikimanh@huaf.edu.vn, ntt0102@gmail.com, thanghv@dut.udn.vn Abstract - Trong bài báo này, chúng tôi đề xuất một kiến trúc mạng thẳng nhiều lớp với ứng dụng trong nhận dạng mẫu. Mục tiêu nơ-ron nhân tạo lan truyền thẳng 2 lớp ứng dụng trong bài toán của bài báo này là nghiên cứu thiết kế kiến trúc ANN lan truyền nhận dạng chữ số viết tay thực thi trên phần cứng cấu hình lại thẳng nhiều lớp trên FPGA, đồng thời ứng dụng kiến trúc mạng FPGA (Field Programmable Gate Array). Kiến trúc mạng nơ-ron đã thiết kế trong bài toán nhận dạng chữ số viết tay nhằm kiểm đề xuất được tổng hợp và thử nghiệm trên thiết bị FPGA Virtex-5 tra tính đúng đắn của thiết kế, xem xét khả năng thực thi và ứng XC5VLX110T của Xilinx. Kết quả thử nghiệm với tập dữ liệu chữ số viết tay MNIST cho tỉ lệ nhận dạng đúng là 90.88%. Mạng nơ- dụng của kiến trúc mạng nơ-ron trên FPGA. ron được thiết kế chiếm 41% tài nguyên phần cứng, đạt tần số hoạt Các công trình nghiên cứu liên quan có thể kể ra như công động tối đa là 205 MHz. Kết quả thử nghiệm khi kết nối mạng nơ- trình của Hoffman [1], Savic [2], Nichols [3], hay của nhóm tác ron vào hệ thống nhúng sử dụng vi xử lý mềm 32-bit MicroBlaze giả [4]. Nghiên cứu được thực hiện trong bài báo này là bước hoạt động tại tần số 100 MHz với bus PLB cho thấy tốc độ nhận phát triển tiếp theo của kết quả đã đạt được ở công trình [4]. dạng cho mỗi mẫu dữ liệu vào là 799 chu kỳ đồng hồ/mẫu, tương Đóng góp khoa học của bài báo này là việc thiết kế một kiến ứng với thời gian nhận dạng 7.99 Ps/mẫu. trúc mạng nơ-ron nhân tạo trên FPGA; kiến trúc mạng nơ-ron Keywords - Neural Network; MNIST; FPGA; floating-point; đề xuất được thực thi và thử nghiệm trên board FPGA Virtex-5 high performance computing; MicroBlaze; XUPV5-LX110T của Xilinx và ứng dụng cho nhận dạng chữ số viết tay với tập dữ liệu MNIST. I. ĐẶT VẤN ĐỀ Phần còn lại của bài báo được sắp xếp theo trình tự sau đây. Mạng nơ-ron nhân tạo (Artificial Neural Network - ANN) Phần II giới thiệu mô hình hệ thống nhận dạng. Phần III trình có nhiều ứng dụng trong xử lý tín hiệu, phân tích ảnh, nhận dạng bày chi tiết cấu trúc, các bước thiết kế và thực hiện một kiến mẫu, trong các hệ thống chuẩn đoán y khoa và dự đoán chứng trúc ANN lan truyền thẳng 2 lớp trên FPGA. Phần IV trình bày khoán. ANN được lấy cảm hứng từ mạng nơ-ron sinh học bản các kết quả đánh giá kiến trúc vừa được thiết kế. Cuối cùng các chất là các hệ thống xử lý thông tin song song và phân tán. Kiến kết luận và các hướng nghiên cứu tiếp theo được trình bày ở trúc ANN yêu cầu một khối lượng tính toán song song khổng Phần V. lồ, vì vậy để đáp ứng những yêu cầu khắt khe về tốc độ trong các ứng dụng thời gian thực và/hoặc tính toán hiệu năng cao II. MÔ HÌNH HỆ THỐNG NHẬN DẠNG (High Performance Computing – HPC) kiến trúc ANN cần được thực thi trên phần cứng song song. A. Sơ đồ khối hệ thống Trong những năm gần đây, các hệ thống nhúng và ứng dụng Sơ đồ khối hệ thống nhận dạng chữ số viết tay được trình nhúng dựa trên nền tảng công nghệ FPGA (Field bày trong Hình 1. Hệ thống bao gồm hai khối chính đó là: khối Programmable Gate Array) đang phát triển mạnh mẽ và được giảm số chiều cho ảnh đầu vào sử dụng phương pháp trích chọn ứng dụng rộng rãi trong thực tế cũng như trong các nghiên cứu. đặc trưng PCA (Principal Component Analysis – PCA) [5] và Với khả năng cho phép cấu hình lại, cùng với mật độ cổng logic khối thứ hai là mạng nơ-ron nhân tạo lan truyền thẳng nhiều lớp cao, các chip FPGA cho phép tạo ra nhiều phiên bản thiết kế dùng để nhận dạng. của thiết bị mong muốn trong các ứng dụng khác nhau, và do vậy rất phù hợp cho những bài toán đòi hỏi khối lượng tính toán lớn. FPGA cung cấp tốc độ có thể so sánh với các hệ thống phần cứng cố định và chuyên dụng đối với việc tăng tốc các thuật toán song song. Trong khi đó, với việc thực thi trên phần mềm thì có thể duy trì tính linh hoạt cho các thiết bị cấu hình lại chỉ Hình 1. Sơ đồ khối hệ thống nhận dạng trong một vài ứng dụng. FPGA rất khả thi đ ...