Bài giảng Thiết kế logic số: Lecture 2.4 - TS. Hoàng Văn Phúc
Số trang: 22
Loại file: pdf
Dung lượng: 592.63 KB
Lượt xem: 1
Lượt tải: 0
Xem trước 3 trang đầu tiên của tài liệu này:
Thông tin tài liệu:
Bài giảng Thiết kế logic số: Lecture 2.4 trình bày về "Phát biểu tuần tự". Nội dung cụ thể của chương này gồm có: VHDL statements, sequential statements (Phát biểu tuần tự), lệnh LOOP: 3 kiểu, trắc nghiệm. Mời các bạn cùng tham khảo.
Nội dung trích xuất từ tài liệu:
Bài giảng Thiết kế logic số: Lecture 2.4 - TS. Hoàng Văn PhúcThiết kế logic số(VLSI design)TS. Hoàng Văn PhúcBộ môn KT Xung, số, Vi xử lý02/2017https://sites.google.com/site/phucvlsi/teachingNội dung Nội dung: Phát biểu tuần tự Thời lượng: 3 tiết bài giảng2VHDL statementsVHDLstatementsConcurrentĐồng thờiSequentialTuần tự3Sequential statements (Phát biểu tuần tự)KN: Là các phát biểu được thực thi một cách tuần tự Việc thực thi phụ thuộc vào vị trí xuất hiện của chúngtrong chương trình.Vị trí:Trong các khối Processes (Quá trình), Procedures(chương trình con) and Functions (Hàm)Ứng dụng:Dùng mô tả cho mạch tuần tựDùng mô tả mạch tổ hợp (ít dùng)Dùng cho các cấu trúc mô phỏng, kiểm tra4Sequential statements1. IF, CASE2. WAIT, ASSERT, REPORT3. LOOP4. Sequential Signal Assignment5
Nội dung trích xuất từ tài liệu:
Bài giảng Thiết kế logic số: Lecture 2.4 - TS. Hoàng Văn PhúcThiết kế logic số(VLSI design)TS. Hoàng Văn PhúcBộ môn KT Xung, số, Vi xử lý02/2017https://sites.google.com/site/phucvlsi/teachingNội dung Nội dung: Phát biểu tuần tự Thời lượng: 3 tiết bài giảng2VHDL statementsVHDLstatementsConcurrentĐồng thờiSequentialTuần tự3Sequential statements (Phát biểu tuần tự)KN: Là các phát biểu được thực thi một cách tuần tự Việc thực thi phụ thuộc vào vị trí xuất hiện của chúngtrong chương trình.Vị trí:Trong các khối Processes (Quá trình), Procedures(chương trình con) and Functions (Hàm)Ứng dụng:Dùng mô tả cho mạch tuần tựDùng mô tả mạch tổ hợp (ít dùng)Dùng cho các cấu trúc mô phỏng, kiểm tra4Sequential statements1. IF, CASE2. WAIT, ASSERT, REPORT3. LOOP4. Sequential Signal Assignment5
Tìm kiếm theo từ khóa liên quan:
Bài giảng Thiết kế logic số Thiết kế logic số Phát biểu tuần tự Cơ chế ảnh hưởng của sensitive list Sequential statementsTài liệu liên quan:
-
Bài giảng Thiết kế logic số (VLSI design): Chương 4.3 - Trịnh Quang Kiên
22 trang 51 0 0 -
Giáo trình Thực hành thiết kế logic số: Phụ lục
70 trang 50 0 0 -
Giáo trình Thiết kế logic số: Phần 1
312 trang 29 0 0 -
Bài giảng Thiết kế logic số: Lecture 4.2 - TS. Hoàng Văn Phúc
22 trang 24 0 0 -
Bài giảng Thiết kế logic số (VLSI Design): Chương IV/4.3
22 trang 22 0 0 -
Bài giảng Nhập môn mạch số: Chương 4 - Hà Lê Hoài Trung
49 trang 20 0 0 -
Bài giảng Thiết kế logic số: Lecture 4.1 - TS. Hoàng Văn Phúc
19 trang 20 0 0 -
Bài giảng Thiết kế logic số: Lecture 1 - TS. Hoàng Văn Phúc
45 trang 20 0 0 -
Giáo trình Thực hành thiết kế logic số: Bài 3
10 trang 19 0 0 -
Bài giảng Thiết kế logic số: Lecture 4.3 - TS. Hoàng Văn Phúc
15 trang 19 0 0