Bài giảng Thiết kế logic số: Lecture 2.5 - TS. Hoàng Văn Phúc

Bài giảng Thiết kế logic số: Lecture 2.5 do TS. Hoàng Văn Phúc biên soạn nhằm mục đích phục vụ cho việc giảng dạy. Nội dung bài giảng gồm: Phát biểu đồng thời, mô hình FSM và testbench trên VHDL, nắm được cách sử dụng các phát biểu đồng thời, cách mô tả FSM và viết testbench trên VHDL.
Nội dung trích xuất từ tài liệu:
Bài giảng Thiết kế logic số: Lecture 2.5 - TS. Hoàng Văn PhúcThiết kế logic số(VLSI design)Chương 2: Ngôn ngữ VHDLBài giảng 5: Phát biểu đồng thời, mô hình FSMvà testbench trên VHDLGiáo viên: Hoàng Văn PhúcBộ môn KT Xung-Số-Vi xử lý, Khoa Vô tuyến Điện tử02/2017https://sites.google.com/site/phucvlsi/teachingGiới thiệu Bài giảng Nội dung: Phát biểu đồng thời; mô tả FSM; VHDLtestbenchThời lượng: 3 tiết bài giảngPhương pháp: Thuyết trình (Slides, Bảng), Thảo luận,Minh hoạ trên ModelSimYêu cầu: Đọc trước Slides và tài liệu GV đã gửiMục tiêu: Nắm được cách sử dụng các phát biểu đồngthời; cách mô tả FSM và viết testbench trên VHDLTài liệu tham khảo: Giáo trình “Thiết kế logic số”, HVKTQS, 2012, chương 2. Circuit design with VHDL, MIT Press, 2005, chapter 5.Chương 2: Ngôn ngữ VHDL2Nhắc lại bài cũ VHDL khác với các ngôn ngữ lập trình khác như thếnào? Hai loại phát biểu trong VHDL: tuần tự và đồng thời Các phát biểu tuần tự cơ bản: If, case, loop Ứng dụng chính của phát biểu tuần tự: các mạch sốtuần tự, cấu trúc mô phỏng kiểm traChương 2: Ngôn ngữ VHDL3Câu hỏi thảo luận chính Điểm khác biệt giữa phát biểu tuần tự vàđồng thời?Phân biệt generic và constant trong VHDL?Phân biệt các phát biểu loop và generate?Phân biệt các phát biểu gán tín hiệu có điềukiện và các phát biểu if, case?Khi nào dùng kiểu testbench tự động?Chương 2: Ngôn ngữ VHDL4VHDL statements (Phát biểu VHDL)VHDLstatementsConcurrentĐồng thờiChương 2: Ngôn ngữ VHDLSequentialTuần tự5