Giáo trình Thiết kế logic số: Phần 2

Giáo trình Thiết kế logic số - Phần 2 bao gồm 4 phụ lục, cung cấp cho người học những kiến thức về: Thống kê các hàm, thủ tục, kiểu dữ liệu của VHDL trong các thư viện chuẩn IEEE; thực hành thiết kế VHDL; mạch phát triển ứng dụng FPGA; thực hành thiết kế mạch số trên FPGA. Mời các bạn cùng tham khảo.
Nội dung trích xuất từ tài liệu:
Giáo trình Thiết kế logic số: Phần 2PHỤ LỤC 313 Phụ lục 1: THỐNG KÊ CÁC HÀM, THỦ TỤC, KIỂU DỮ LIỆU CỦA VHDL TRONG CÁC THƢ VIỆN CHUẨN IEEE.1. Các kiểu dữ liệu hỗ trợ trong các thư viện chuẩn IEEETên kiểu Giải thích Thư viện IEEE.STD_LOGIC_1164BIT STD_ULOGICBITVECTOR STD_LOGIC_VECTORSTD_ULOGIC 9 mức logic chuẩn gồm X, 0, 1, L, H, Z, W, - , USTD_LOGIC Giống STD_ULOGIC nhưng được định nghĩa cách thức các giá trị hợp với nhauSTD_ULOGIC_VE Chuỗi STD_ULOGICCTORSTD_LOGIC_VEC Chuỗi STD_LOGICTORX01 Kiểu con của STD_LOGIC với chỉ các giá trị (0, 1, X)X01Z Kiểu con của STD_LOGIC với chỉ các giá trị (0, 1, X, Z)UX01 Kiểu con của STD_LOGIC với chỉ các giá trị (0, 1, U, X)UX01Z Kiểu con của STD_LOGIC với chỉ các giá trị (0, 1, U, X, Z) Thư viện IEEE.STD_LOGIC_ARITHUNSIGNED Chuỗi STD_LOGICđược xem như số không dấuSIGNED Chuỗi STD_LOGIC được xem như số có dấuSMALL_INT Kiểu INTEGER với chỉ các giá trị 0, 1 Thư viện IEEE.STD_LOGIC_UNSIGNEDCONV_INTEGER STD_LOGIC_VECTOR INTEGER Thư viện IEEE.STD_LOGIC_SIGNEDCONV_INTEGER STD_LOGIC_VECTOR INTEGER Thư viện IEEE.NUMERIC_BITSIGNED Chuỗi BIT được xem như số có dấuUNSIGNED Chuỗi BIT được xem như số không dấu Thư viện IEEE.NUMERIC_STDSIGNED Chuỗi STD_LOGICđược xem như số có dấuUNSIGNED Chuỗi STD_LOGIC được xem như số không dấu 314 2. Các hàm thông dụng hỗ trợ trong các thư viện chuẩn IEEETên hàm (Đối biến) Giá trị trả về Ghi chú Thư viện IEEE.STD_LOGIC_1164AND( l : std_ulogic; r : std_ulogic ) UX01NAND( l : std_ulogic; r : std_ulogic ) UX01OR( l : std_ulogic; r : std_ulogic ) UX01NOR( l : std_ulogic; r : std_ulogic ) UX01XOR( l : std_ulogic; r : std_ulogic ) UX01XNOR( l : std_ulogic; r : std_ulogic ) UX01NOT( l : std_ulogic; r : std_ulogic ) UX01AND( l, r : std_logic_vector ) std_logic_vectorNAND( l, r : std_logic_vector) std_logic_vectorOR( l, r : std_logic_vector) std_logic_vectorNOR( l, r : std_logic_vector ) std_logic_vectorXOR( l, r : std_logic_vector) std_logic_vectorXNOR( l, r : std_logic_vector) std_logic_vectorNOT(( l, r : std_ulogic_vector) std_logic_vectorAND( l, r : std_ulogic_vector ) std_ulogic_vectorNAND( l, r : std_ulogic_vector) std_ulogic_vectorOR( l, r : std_ulogic_vector) std_ulogic_vectorNOR( l, r : std_ulogic_vector ) std_ulogic_vectorXOR( l, r : std_ulogic_vector) std_ulogic_vectorXNOR( l, r : std_ulogic_vector) std_ulogic_vectorNOT(( l, r : std_ulogic_vector) std_ulogic_vectorrising_edge (SIGNAL s : std_ulogic) BOOLEANfalling_edge (SIGNAL s : std_ulogic) BOOLEANIs_X ( s : std_ulogic_vector) BOOLEANIs_X ( s : std_ulogic_vector) BOOLEANIs_X ( s : std_ulogic) BOOLEAN Thư viện IEEE.STD_LOGIC_ARITH 315+, - (L, R: SIGNED, SIGNED) SIGNED+, - (L, R: UNSIGNED, UNSIGNED) UNSIGNED+, - (L, R: UNSIGNED, SIGNED) SIGNED+, - (L: SIGNED, R: INTEGER) SIGNED+, - (L: UNSIGNED, R: INTEGER) UNSIGNED+, - (L: STD_ULOGIC, R: SIGNED) SIGNED+, - (L : STD_ULOGIC, R: UNSIGNED) UNSIGNED+, - (L: SIGNED, R: UNSIGNED) STD_LOGIC_VECTOR+, - (L: INTEGER, R: SIGNED, UNSIGNED) STD_LOGIC_VECTOR+, - (L: STD_ULOGIC, R: SIGNED, UNSIGNED) STD_LOGIC_VECTOR* (L, R: SIGNED, SIGNED) SIGNED* (L, R: UNSIGNED, UNSIGNED) UNSIGNED* (L, R: UNSIGNED, SIGNED) SIGNED* (L: SIGNED, UNSIGNED, R: SIGNED, STD_LOGIC_VECTORUNSIGNED)=, = (L: SIGNED, UNSIGNED, R: BOOLEANSIGNED, UNSIGNED)=, = (L: INTEGER, R: SIGNED, BOOLEANUNSIGNED)SHL(ARG: SIGNED; COUNT: UNSIGNED) SIGNEDSHL(ARG: UNSIGNED; COUNT: UNSIGNED) UNSIGNEDSHR(ARG: SIGNED; COUNT: UNSIGNED) SIGNEDSHR(ARG: UNSIGNED; COUNT: UNSIGNED) UNSIGNED ...